Ingénierie électrique clock

3

Vitesse d'horloge et fiabilité minimales I2C

Y a-t-il une fréquence d'horloge minimale spécifiée par I2C? Je sais que la fréquence d'horloge la plus utilisée est de 100 kHz et il existe un mode "rapide" de 400 kHz pris en charge par certains appareils, et un mode encore plus rapide pris en charge par d'autres appareils (je …

12 i2c clock eeprom reliability

2

Ce circuit a-t-il un problème de niveau de tension marginal?

En recherchant le problème que j'ai décrit ici, j'ai trouvé ce circuit de Maxim: C'est un doubleur d'horloge, et doit être un très bon ajustement dans mon cas car la fréquence d'entrée est très bien définie. Cependant, en parcourant les fiches techniques, j'ai constaté que le MAX9010 produit des niveaux …

11 voltage clock cmos ttl

5

La communication sans fil peut-elle être synchrone?

Je comprends que dans une communication synchrone, l'expéditeur et le récepteur ont besoin d'une horloge commune. Est-il possible que la communication sans fil soit synchrone? Un élément d'horloge commun peut-il exister à cette fin?

11 wireless clock synchronous

2

Quand dois-je utiliser un CI de tampon d'horloge?

Je conçois un circuit et un PCB pour piloter 7 DAC à partir d'un FPGA. (DAC est AD9762 ) Serait-il possible de piloter les entrées d'horloge sur les 7 DAC avec une seule sortie d'horloge (à partir d'une broche de sortie PLL) du FPGA? Ou est-ce une recette pour un …

11 pcb fpga digital-logic analog clock

2

Partage d'un oscillateur entre deux circuits intégrés

J'ai un microcontrôleur et un FPGA sur la même carte. S'ils fonctionnent tous les deux à la même vitesse d'horloge, puis-je simplement utiliser un oscillateur pour les synchroniser tous les deux? Il semble qu'il y ait quelque chose que je devrais surveiller ici, mais je ne peux pas immédiatement penser …

11 microcontroller fpga oscillator clock routing

2

Contraintes de synchronisation ASIC via SDC: comment spécifier correctement une horloge multiplexée?

introduction Après avoir trouvé plusieurs informations, parfois contradictoires ou incomplètes sur Internet et dans certaines classes de formation sur la façon de créer correctement des contraintes de temps au format SDC , je voudrais demander à la communauté EE de l'aide avec certaines structures générales de génération d'horloge que j'ai …

10 clock timing constraints sdc

2

Besoin d'aide pour comprendre la sortie miroir AVR ATMEGA / ATTINY timer

J'essaie d'utiliser Timer1 du microcontrôleur Atmel AVR, soit AtMega328 tel qu'utilisé dans l'Arduino, ou ATTiny85, pour émettre deux signaux d'horloge qui sont des images miroir l'un de l'autre. La fréquence que j'essaie de générer est une variable de 1 MHz à 2 MHz ou plus qui est trop élevée pour …

10 arduino atmega clock timer attiny

3

Qu'est-ce que le décalage d'horloge et pourquoi peut-il être négatif?

Mon compilateur HDL (Quartus II) génère des rapports de synchronisation. Dans ce document, les nœuds ont une colonne "horloge asymétrique". La seule définition du décalage d'horloge que j'ai trouvée se trouve dans la documentation TimeQuest (voir page 7-24): Pour spécifier manuellement l'incertitude d'horloge, ou l'inclinaison, pour les transferts d'horloge à …

10 fpga verilog clock intel-fpga

4

contrainte de synchronisation pour les circuits du synchroniseur de bus

J'ai un circuit de synchronisation de bus pour passer un registre large à travers les domaines d'horloge. Je vais fournir une description simplifiée, en omettant la logique de réinitialisation asynchrone. Les données sont générées sur une horloge. Les mises à jour sont éloignées de plusieurs (au moins une douzaine) fronts …

10 fpga clock timing sdc

5

Configuration et maintien de la sortie de temps en cas de violation

Considérons une bascule D déclenchée par front positif avec un signal d'entrée X avec un temps d'établissement de 20 ns et un temps de maintien de 0 ns. Quelle sera la sortie? C est un signal d'horloge avec une période de 40 ns. Pendant le 6ème front positif, nous voyons …

9 clock flipflop setup

2

Étrange fréquence supplémentaire dans l'oscillateur à cristal

J'ai hérité d'un circuit d'un autre concepteur utilisant un cristal 12,288 MHz comme source pour une horloge audio. Nous avons récemment eu des problèmes de chaîne d'approvisionnement et on m'a demandé d'approuver une pièce de rechange avec des spécifications identiques. Dans ce cadre, j'ai comparé une FFT de notre unité …

9 clock crystal fft

3

Routage d'horloge à 30 MHz sur plusieurs cartes

J'utilise le pilote LED TLC5945 . Le microcontrôleur (j'utilise LPC1343 ) doit fournir une horloge pour son temporisateur / compteur PWM interne. La vitesse d'horloge maximale autorisée est spécifiée à 30 MHz. J'aurai plusieurs cartes avec TLC5945 en guirlande. Les cartes seront connectées via des connecteurs carte à carte ou …

9 microcontroller spi clock

2

Qu'est-ce qui génère le signal d'horloge dans un processeur rapide et comment fonctionne-t-il?

Souvent, pour les circuits intégrés, un cristal de quartz est utilisé pour générer le signal d'horloge. Cependant, cela n'atteint que des vitesses en MHz. Quel composant, ou quel circuit, génère des signaux jusqu'à 5 GHz comme dans les processeurs informatiques? Comment est-il possible d'augmenter cette vitesse lorsque vous overclockez un …

9 signal clock microprocessor crystal clock-speed

3

Estimer la fréquence électrique à partir du décalage d'horloge

Il y a environ 6 mois, j'ai installé un système d'énergie solaire avec 2 Tesla Powerwalls pour la sauvegarde. Aujourd'hui, nous avons pu tester le système avec une panne de courant suite à une tempête de verglas dans le sud-est. (Nous utilisons toujours la batterie au moment où j'écris ceci.) …

8 frequency clock

5

Comment piloter une entrée d'horloge de 14,3 MHz à partir de 10 MHz?

J'ai l'intention d'utiliser un circuit intégré qui nécessite une entrée d'horloge de 14,3 MHz, mais je veux le piloter à partir d'une source stable à 10 MHz - dérivée du GPS. Comment transformer l'horloge de 10 MHz en 14,3 MHz dont l'IC a besoin?

8 clock pll

Questions marquées «clock»