Quand dois-je utiliser un CI de tampon d'horloge?


11

Je conçois un circuit et un PCB pour piloter 7 DAC à partir d'un FPGA. (DAC est AD9762 )

Serait-il possible de piloter les entrées d'horloge sur les 7 DAC avec une seule sortie d'horloge (à partir d'une broche de sortie PLL) du FPGA? Ou est-ce une recette pour un désastre?

Ce sera une horloge unique avec un max. freq. de 125 MHz.

Ou dois-je utiliser un tampon d'horloge pour tamponner l'horloge avant chaque entrée d'horloge DAC?

Si oui, est-ce un bon tampon d'horloge? ( NB3N551 )

Y en a-t-il un meilleur que je peux utiliser?

Edit: Désolé, j'aurais dû mentionner: Tous les DAC seront sur un PCB 5 "x5" connecté via un câble ruban court (quelques pouces) à la carte FPGA.

Edit2: Si je peux reformuler la question: si je peux me permettre l'espace et le coût des tampons d'horloge, y a-t-il des points négatifs potentiels? Ou serait-ce le moyen sûr de le faire?


1
Je ne connais pas particulièrement ces puces, mais la première chose que je ferais est ("Circuit design 101") de consulter la fiche technique du constructeur. Que peut faire l'horloge et que nécessitent les DAC, pour commencer ... Après avoir appris ce que je pourrais en tirer, si j'avais encore des questions, je pourrais les poser sur un forum Internet ...
UnconditionallyReinstateMonica

2
Questions importantes pour répondre à cela: votre FPGA peut-il fournir ~ 25 mA à partir de sa broche de sortie? Pouvez-vous placer les DAC à proximité (à quelques centimètres près) du FPGA ou avez-vous d'autres raisons pour lesquelles vous devez les placer loin? Avez-vous besoin que tous les DAC soient mis à jour simultanément (à moins de 1 ns l'un de l'autre) ou est-ce correct s'ils se mettent à jour à des moments légèrement différents?
The Photon

1
@mickeyf, nous sommes un forum internet ... Jeep, avez-vous des problèmes de gigue entre les sorties du DAC?
Kortuk

@mickeyf, la fiche technique est en fait rare sur les informations de circuit d'entrée d'horloge. J'ai également commencé un support technique avec cette question.
jeep9911

@ThePhoton, Bons points. Je pense que le FPGA peut fournir jusqu'à 24mA. J'aurais également dû mentionner que les DAC seront placés sur la moitié d'un PCB 5 "x5", mais connectés au FPGA via un câble ruban court (quelques pouces). Il est souhaitable de mettre à jour les DAC aussi simultanément que possible, car il s'agit d'une application de communication. Est-ce que ~ 25mA est estimé pour un DAC ou pour les 7 DAC?
jeep9911

Réponses:


2

Il n'y aura aucun problème (sauf pour une puissance et un coût supplémentaires) si vous utilisez un tampon de fanout d'horloge dans cette conception, mais je doute que vous en ayez réellement besoin .

Parce que vos DAC sont tous situés à moins de 5 pouces les uns des autres, vous devriez être d'accord avec un seul tampon de réception à l'extrémité du câble ruban. Le fan-out du tampon de réception peut être soit une étoile avec une terminaison de série source pour chaque ligne de ventilation, comme dans la réponse d'Apalopohapa, soit une connexion en guirlande avec une terminaison divisée à l'extrémité distante. La terminaison divisée serait un résistance à la terre et une à Vcc, fournissant un équivalent de Thevenin de R0 à VCC / 2. R0 correspondrait à l'impédance nominale de votre ligne de transmission, selon la géométrie de votre piste. L'utilisation d'une impédance caractéristique de 50 Ohm est courante, mais vous économiserez de l'énergie si vous utilisez une valeur plus élevée comme 75 ou 100 Ohms.

Avec un maximum de 5 pouces entre les DAC, vous parleriez d'une différence allant jusqu'à 1 ns dans les temps de mise à jour entre les DAC, sur une période d'échantillonnage de 8 ns. La différence de temps serait très reproductible dans le temps et la température car elle dépend simplement de la longueur des pistes entre les puces.

NB N'oubliez pas que quelle que soit la façon dont vous tamponnez votre signal d'horloge, vous voudrez également mettre en mémoire tampon vos signaux de données pour gérer leur retard afin de maintenir des temps d'échantillonnage et de maintien corrects aux entrées du DAC.


Merci. Il est difficile de trouver un tampon de fanout d'horloge à une seule extrémité. Idéalement, j'aimerais en trouver un de 1: 8, mais je ne l'ai pas encore fait. J'irai probablement avec fanout star avec fin de série. Pour mes signaux de données, j'utilise un registre à décalage 74VHC595, donc cela prend en charge la mise en mémoire tampon, mais j'ajouterai probablement une série de 50 ohms à la sortie de cela également.
jeep9911

Vous pouvez toujours utiliser des tampons d'horloge "zéro retard". Le cyprès était une bonne source pour les tampons 1: 4 et 1: 8; J'ai utilisé leurs 1: 4 asymétriques pour les interfaces MII à 25 MHz auparavant.
akohlsmith

1

Vous pouvez placer une résistance R ohm (remplacez R par l'impédance caractéristique de votre trace) en série pour chaque fan d'horloge, "aussi près que possible" de la broche du fpga (et n'utilisez pas de résistance série interne que certains offre fpgas). De cette façon, les réflexions de chaque nœud mourront en revenant à la source et ne provoqueront pas de déclenchements doubles aux autres entrées.


1
Je crains que le DACS n'ait plus d'une impédance d'entrée de 0 ohm à un signal qui est probablement dans le MHz moyen ou élevé pour son contenu spectral.
Kortuk

1
Pour une source TTL / CMOS avec routage en guirlande, la terminaison à la terre n'est pas une bonne idée. Votre source d'horloge devrait fournir environ 50 mA à l'état haut. Il est probablement préférable d'utiliser une terminaison séparée (diviseur de résistance) donnant un équivalent de Thevenin de 50 (ou 60 ou 70 selon la géométrie de la trace) à VCC / 2.
The Photon

1
D'accord. J'ai supprimé l'alternative de chaînage en guirlande de la réponse.
apalopohapa

Bonne idée. Merci. Je regardais le schéma de la carte d'évaluation pour la puce DAC et on dirait qu'ils ont une résistance série et une résistance à la terre sur toutes les entrées numériques et l'horloge. Je n'avais pas pensé à ajouter cela, mais c'est une bonne idée. <br/> Malheureusement, ils ne fournissent pas de valeurs puisque les lignes vont à un en-tête sur ce tableau. Je peux jouer avec les valeurs plus tard, mais existe-t-il un moyen de calculer une bonne approximation? Étant donné que les DAC sont à moins de 5 pouces et que les câbles sont à peu près de la même longueur.
jeep9911
En utilisant notre site, vous reconnaissez avoir lu et compris notre politique liée aux cookies et notre politique de confidentialité.
Licensed under cc by-sa 3.0 with attribution required.