Questions marquées «sdc»

2
Contraintes de synchronisation ASIC via SDC: comment spécifier correctement une horloge multiplexée?
introduction Après avoir trouvé plusieurs informations, parfois contradictoires ou incomplètes sur Internet et dans certaines classes de formation sur la façon de créer correctement des contraintes de temps au format SDC , je voudrais demander à la communauté EE de l'aide avec certaines structures générales de génération d'horloge que j'ai …

4
contrainte de synchronisation pour les circuits du synchroniseur de bus
J'ai un circuit de synchronisation de bus pour passer un registre large à travers les domaines d'horloge. Je vais fournir une description simplifiée, en omettant la logique de réinitialisation asynchrone. Les données sont générées sur une horloge. Les mises à jour sont éloignées de plusieurs (au moins une douzaine) fronts …
10 fpga  clock  timing  sdc 
En utilisant notre site, vous reconnaissez avoir lu et compris notre politique liée aux cookies et notre politique de confidentialité.
Licensed under cc by-sa 3.0 with attribution required.