Ingénierie électrique pll

3

Quelle est la différence entre une PLL et une DLL?

Les boucles à verrouillage de phase (PLL) et les boucles à verrouillage de retard (DLL) sont utilisées dans diverses applications, mais il n'y a pas encore de discussion importante sur les aspects clés de ces circuits, comment ils fonctionnent, dans quelles applications ils pourraient être utilisés, la comparaison entre les …

25 pll dll

4

PLL - pourquoi comparer les phases et non les fréquences

J'ai une question sur les PLL. Le but de PLL est d'obtenir deux signaux avec les mêmes fréquences (il peut y avoir un décalage de phases, si je comprends bien). Donc, dans ce cas, pourquoi utilisez-vous un détecteur de phase pour comparer les phases, et PAS seulement pour comparer les …

17 pll

3

Comment une communication supérieure à 24 GHz peut-elle être possible?

J'ai lu l'article Google veut le spectre sans fil américain pour l'Internet par ballon . Il dit d'utiliser un spectre de fréquences de plus de 24 GHz pour la communication. Est-il jamais possible de générer cette haute fréquence en utilisant des cristaux piézoélectriques? Ou utilisent-ils un multiplicateur de fréquence PLL …

15 rf communication frequency digital-communications pll

3

Comment les processeurs contrôlent-ils leur vitesse d'horloge?

J'ai récemment rencontré un processeur STM avec 2 oscillateurs sur le circuit - je suppose que l'un pour un fonctionnement à haute vitesse et l'autre pour une faible puissance. Pour quelque chose comme un processeur de bureau où la vitesse d'horloge peut être modifiée à n'importe quelle fréquence souhaitée (dans …

12 microcontroller oscillator clock microprocessor pll

5

Quelle est la différence entre les boucles à verrouillage de phase du premier ordre, du deuxième ordre et du troisième ordre?

Que représente la commande PLL? Quels sont les inconvénients de l'ordre 1 & 2 PLL par rapport à l'ordre 3? Comment choisir le type pll pour une application comme le démodulateur QPSK?

10 pll

2

Pourquoi les synthétiseurs de fréquence utilisent-ils souvent des pré-détartreurs N / N + 1?

Les synthétiseurs de fréquence, comme l'ADF411x d'Analog, ont souvent des pré-détartreurs dans leur PLL qui se divisent par 16/17, 32/33 ou 64/65? À quoi sert la valeur 2 ^ N + 1?

9 pll synthesizer

2

Boucle de verrouillage de phase numérique

Je cherche à implémenter un verrouillage de phase dans un FPGA sans utiliser de composants externes (autres que l'ADC). Pour plus de simplicité, le verrouillage sur une simple impulsion binaire est adéquat. La fréquence des signaux est de ~ 0,1-1% de l'horloge. Je ne peux pas utiliser les PLL d'horloge …

9 fpga dsp pll

5

Comment piloter une entrée d'horloge de 14,3 MHz à partir de 10 MHz?

J'ai l'intention d'utiliser un circuit intégré qui nécessite une entrée d'horloge de 14,3 MHz, mais je veux le piloter à partir d'une source stable à 10 MHz - dérivée du GPS. Comment transformer l'horloge de 10 MHz en 14,3 MHz dont l'IC a besoin?

8 clock pll

1

Comment fonctionne une PLL à l'intérieur d'un FPGA?

J'ai utilisé des FPGA Altera l'année dernière et j'aimerais savoir comment fonctionnent les PLL à l'intérieur. Surtout, avez-vous vraiment des circuits analogiques à l'intérieur pour mesurer le décalage de phase entre le VCO et le signal externe? Ces jolies pièces sont si fiables sur une large plage de fréquences (actuellement …

8 fpga pll

Questions marquées «pll»