Ingénierie électrique verilog

9

Verrouillé . Cette question et ses réponses sont verrouillées car la question est hors sujet mais a une signification historique. Il n'accepte pas actuellement de nouvelles réponses ou interactions. Je suis à deux semaines de la fin de mon premier cours collégial de conception de logique numérique, et apparemment, il …

11 fpga design vhdl verilog

3

Existe-t-il des «modèles de conception» pour les RTL synthétisables?

Pour les logiciels, le livre Design Patterns est un ensemble de modèles pour faire des choses courantes dans le logiciel et il donne aux praticiens du logiciel une terminologie commune pour décrire certains des composants dont ils ont besoin pour créer. Existe-t-il un tel livre ou ressource pour RTL synthétisable …

11 vhdl verilog best-practice

3

Comment tronquer une largeur de bit d'expression dans Verilog?

Considérez une expression comme: assign x = func(A) ^ func(B); où la sortie de la fonction a une largeur de 32 bits et x est un fil de 16 bits. Je veux affecter uniquement les 16 bits les plus bas du xor résultant. Je sais que le code ci-dessus le …

11 verilog

1

quelle est la signification du symbole de pipe "|" devant une variable

J'analyse un code verilog et trouve quelque chose comme wire z = |a & b; tandis que la simultanéité du code se comporte comme wire z = a & b; alors je me demandais quelle est la signification du |symbole (pipe)? A-t-il un impact sur la simulation / synthèse?

10 verilog

2

Comment comparer deux nombres (réseaux, variables, constantes) dans Verilog

Je suis nouveau chez Verilog et j'aimerais apprendre à comparer deux nombres. Par exemple, comparons un paramètre ou reg (disons a) avec le nombre 2 (2'b10). Comment cela sera écrit dans Verilog?

10 verilog

4

Utilisation des deux bords d'une horloge

Je programme un Altera Cyclone IV avec Verilog et Quartus II. Dans ma conception, je voudrais utiliser les deux bords d'une horloge pour pouvoir diviser l'horloge par un facteur impair avec un rapport cyclique de 50%. Voici un extrait de mon code: always @(posedge low_jitter_clock_i or negedge low_jitter_clock_i or posedge …

10 fpga verilog intel-fpga

3

Qu'est-ce que le décalage d'horloge et pourquoi peut-il être négatif?

Mon compilateur HDL (Quartus II) génère des rapports de synchronisation. Dans ce document, les nœuds ont une colonne "horloge asymétrique". La seule définition du décalage d'horloge que j'ai trouvée se trouve dans la documentation TimeQuest (voir page 7-24): Pour spécifier manuellement l'incertitude d'horloge, ou l'inclinaison, pour les transferts d'horloge à …

10 fpga verilog clock intel-fpga

3

Simulateurs VerilogA gratuits [fermé]

Fermé. Cette question est hors sujet . Il n'accepte pas actuellement les réponses. Voulez-vous améliorer cette question? Mettez à jour la question afin qu'elle soit sur le sujet pour Electrical Engineering Stack Exchange. Fermé il y a 5 ans . Il existe de nombreux simulateurs SPICE et Verilog gratuits tels …

10 verilog development-tools simulation

3

Outils de synthèse Verilog gratuits et génériques?

Existe-t-il des outils de synthèse gratuits ou open source qui peuvent convertir Verilog RTL en une netlist de porte générique? (composé de NAND génériques, NOR, XOR, D-flops / registres, etc. Optimisation non requise.). Si ce n'est pas pour la langue complète, que diriez-vous d'un sous-ensemble "utile" de RTL (au-delà d'une …

10 verilog synthesis

4

Différence entre RTL et Verilog comportemental

Quelqu'un peut-il me dire quelle est la différence entre RTL et le code comportemental Verilog? Existe-t-il une démarcation claire entre les conceptions à ces deux niveaux?

10 digital-logic verilog vhdl hdl

2

PIC12F675 GP4 ne fonctionne pas

J'utilise un PIC12F675 pour un projet, et tout fonctionne bien sauf une chose. GP4 ne fonctionne pas comme E / S numérique. J'ai beaucoup regardé les configs et le code, mais je n'ai rien trouvé. Config: #pragma config FOSC = INTRCCLK #pragma config WDTE = OFF #pragma config PWRTE = …

9 pic c embedded programming audio oscillator spark dc-dc-converter boost charge-pump eagle analog battery-charging failure humidity hard-drive power-supply battery-charging charger solar-energy solar-charge-controller pcb eagle arduino voltage power-supply usb charger power-delivery resistors led-strip series usb bootloader transceiver digital-logic integrated-circuit ram transistors led raspberry-pi driver altium usb transceiver piezoelectricity adc psoc arduino analog pwm raspberry-pi converter transformer switch-mode-power-supply power-electronics dc-dc-converter phase-shift analog comparator phototransistor safety grounding current circuit-protection rcd batteries current battery-operated power-consumption power-electronics bridge-rectifier full-bridge ethernet resistance mosfet ltspice mosfet-driver ftdi synchronous fifo microcontroller avr atmega atmega328p verilog error modelsim power-supply solar-cell usb-pd i2c uart

4

SystemC vs HDLs

Je suis actuellement impliqué dans un projet universitaire visant à implémenter un processeur d'un ensemble d'instructions existant. L'idée est qu'à la fin du projet je devrais être capable de synthétiser cette conception et de l'exécuter dans un FPGA. Tout va bien jusqu'à présent, j'ai commencé à implémenter la conception dans …

9 verilog vhdl design hdl systemc

3

Existe-t-il un moyen de déclencher conditionnellement une erreur de compilation dans Verilog?

J'ai un module paramétré dans verilog, où les paramètres sont une fréquence d'horloge et une fréquence de rafraîchissement, qui est utilisé pour calculer combien de cycles d'inactivité sont insérés entre les instances d'une opération répétée. Cependant, il est très facile de définir des paramètres qui ne peuvent pas être atteints …

9 verilog

3

Comment puis-je générer un fichier image de schéma fonctionnel à partir de verilog?

Je veux créer un schéma d'une hiérarchie de modules Verilog spécifique montrant quels blocs sont connectés à quels autres blocs. Tout comme l' outil Debussy / Verdi nschema de Novas / Springsoft , ou l'un des nombreux outils EDA qui fournissent un navigateur de conception graphique pour votre RTL. Quels …

9 vhdl verilog

2

«Conception logique» contre «Conception de circuits numériques»

Je sais que différentes entreprises ont des définitions différentes pour les titres d'emploi, mais en général, la «conception logique» est-elle la même chose que la «conception de circuits numériques»?

9 vhdl verilog

Questions marquées «verilog»