Existe-t-il des «modèles de conception» pour les RTL synthétisables?

11

Pour les logiciels, le livre Design Patterns est un ensemble de modèles pour faire des choses courantes dans le logiciel et il donne aux praticiens du logiciel une terminologie commune pour décrire certains des composants dont ils ont besoin pour créer.

Existe-t-il un tel livre ou ressource pour RTL synthétisable ou RTL en général? Des choses comme les pièges courants, les compromis de conception, les considérations de blocage et la conception d'interface.

vhdl verilog best-practice

— Ross Rogers
source

4

Votre meilleur pari est probablement le manuel de méthodologie de réutilisation pour les conceptions de systèmes sur puce de Michael Keating et Pierre Bricaud.

— cmarqu
source

excellente recommandation. Je n'étais pas au courant de ce livre.

— Ross Rogers

3

D'après mon expérience, vous devez lire les documents sur un ou plusieurs des outils de synthèse populaires pour voir quels modèles de conception ils acceptent et ce qu'ils traduisent.

Surtout, vous devez savoir: - comment faire des flops - comment faire des fils (et non des verrous) - comment gérer la réinitialisation (synchronisation et / ou async)

— Taniwha
source

Je parle de choses comme "la conception d'une file d'attente avec des ressources virtuelles", ou "les schémas de crédit et les pièges courants", ou "quand briser les abstractions de superposition". Les meilleures pratiques et méthodes de conception des composants. Des choses que les vétérans de la conception de puces connaissent déjà. Je ne vois pas beaucoup de conseils de conception pratiques dans IEEE. Existe-t-il un "code complet" de RTLer?

— Ross Rogers

Les synthétiseurs RTL sont "moins rigoureux" que les compilateurs C. Il reste une certaine latitude pour la mise en œuvre de la synthèse. C'est pourquoi c'est une bonne idée de lire le document du synther que vous prévoyez d'utiliser. Par exemple, le synther de Xilinx est XST, et ils ont un guide de l'utilisateur XST qui décrit quels modèles de conception créent des FSM appropriés, comment éviter de créer des verrous par inadvertance, des trucs comme ça.

— ajs410

2

J'ai trouvé une méthode de conception VHDL structurée (pdf) intéressante et utile, mais elle ne couvre qu'un seul modèle de conception.

— Trygve Laugstøl
source