Questions marquées «vhdl»

Le langage VHDL (VHSIC (Very High Speed ​​Integrated Circuit) Hardware Description Language) est un langage de description matérielle utilisé dans l'automatisation de la conception électronique pour décrire et concevoir des systèmes numériques tels que des matrices de portes programmables sur site et des circuits intégrés.

9
Des projets novices sur un FPGA?
Verrouillé . Cette question et ses réponses sont verrouillées car la question est hors sujet mais a une signification historique. Il n'accepte pas actuellement de nouvelles réponses ou interactions. Je suis à deux semaines de la fin de mon premier cours collégial de conception de logique numérique, et apparemment, il …
11 fpga  design  vhdl  verilog 
6
Exemple de code pour les filtres FIR / IIR en VHDL?
J'essaie de commencer avec DSP dans ma carte Spartan-3. J'ai fait une carte AC97 avec une puce d'une ancienne carte mère, et jusqu'à présent, je l'ai fait pour faire de l'ADC, multiplier les échantillons pour un nombre <1 (diminuer le volume) puis DAC. Maintenant, j'aimerais faire quelques trucs DSP de …
11 fpga  vhdl  dsp  iir  fir 
4
FPGA: compter ou compter?
J'apprends à utiliser un FPGA (carte de développement Papilio, qui a un xilinx spartan3e, en utilisant vhdl). J'ai besoin de diviser une impulsion entrante par un nombre (codé en dur). Je peux voir 3 options - à peu près, comme pseudocode (en utilisant 10 comptes comme exemple): Initialiser à 0, …
11 fpga  vhdl  xilinx  papilio 
2
VHDL: bits OR-ing d'un vecteur ensemble
Je veux OU les bits d'un vecteur ensemble. Donc, disons que j'ai un vecteur appelé example(23 downto 0)et que je veux OU tous les bits dans un autre vecteur, y a-t-il un moyen de le faire qui n'implique pas d'aller example(0) or example(1) or ...example(23)?
11 vhdl 
2
Qu'est-ce qu'un «demi-verrou» dans un FPGA?
Dans un article sur les FPGA durs aux radiations, je suis tombé sur cette phrase: "Une autre préoccupation concernant les appareils Virtex concerne les demi-verrous. Les demi-verrous sont parfois utilisés dans ces appareils pour les constantes internes, car cela est plus efficace que d'utiliser la logique". Je n'ai jamais entendu …
10 fpga  vhdl  xilinx  radiation 
1
Pipeline MD5 VHDL
J'essaie de mettre en œuvre un pipeline MD5 en 3 étapes selon ce lien . En particulier les algorithmes de la page 31. Il existe également un autre document qui décrit le transfert de données. Cela se fait dans un FPGA (Terasic DE2-115). Il n'y a aucun schéma dans ce …
10 fpga  vhdl 
3
Appuyer sur les mêmes lignes de touches en même temps
Je conçois un clavier en VHDL. Tout fonctionne bien lorsqu'une seule touche est enfoncée. J'analyse chaque colonne pour une pression de touche dans une machine d'état et lorsqu'aucune touche n'est enfoncée, ce qui est la condition que pin4pin6pin7pin2 = "0000"je passe à l'état suivant pour analyser la colonne suivante. J'ai …
En utilisant notre site, vous reconnaissez avoir lu et compris notre politique liée aux cookies et notre politique de confidentialité.
Licensed under cc by-sa 3.0 with attribution required.