Comment puis-je faire ressortir les signaux internes de mon code source VHDL sur mon banc de test afin de pouvoir les visualiser comme des formes d'onde?
Un banc d'essai implique une simulation - une entité sans ports n'est généralement pas éligible à la synthèse.
Bien que je n'aie jamais utilisé Active-HDL, je comprends qu'il a un navigateur de conception qui devrait vous permettre de sélectionner les signaux dans votre hiérarchie pour les afficher dans votre forme d'onde.Voir la vidéo de compilation et de simulation d' Aldec (5:02, min: sec).
Et maintenant, j'ai l'impression que la vidéo peut être source de confusion, peut-être dans ce cas particulier.
À 2:22 de la fin, la vidéo montre un fichier do (macro) qui contrôle la simulation:
Où nous voyons chaque signal dans le niveau supérieur de la conception a été ajouté à l'affichage de la forme d'onde avec la commande d'onde. Il devrait également être possible de spécifier un signal n'importe où dans la hiérarchie de conception.
L'idée de base est que de nombreux simulateurs vous permettent de planifier des signaux (et certains autorisent des variables) à collecter pour l'affichage de la forme d'onde.
Cette courte vidéo ne montre tout simplement pas de signaux pour les niveaux de hiérarchie subsidiaire. (Il y a beaucoup de choses dans une courte présentation vidéo).
Je voudrais savoir s'il existe une méthode indépendante de l'outil pour atteindre mon objectif.
Comme indiqué ci-dessus, votre objectif semble être de voir les signaux internes comme des formes d'onde.
Maintenant pour la mauvaise nouvelle - il n'y a pas de standardisation pour les fonctionnalités ou interfaces du simulateur, la planification des signaux pour le vidage de forme d'onde, etc.
Il est à peu près garanti que vous pouvez transférer des signaux n'importe où dans une hiérarchie de conception vers un visualiseur de forme d'onde ou un fichier de vidage de forme d'onde avec n'importe quelle implémentation qui simule, la méthode pour le faire est définie par l'implémentation.
La bonne nouvelle est qu'ils ont tendance à copier les concepts les uns des autres, tels que les fichiers, que vous pouvez générer par programmation pour la portabilité, en utilisant une base de données commune décrivant la vérification fonctionnelle sur plusieurs plates-formes d'implémentation, surmontant les différences de syntaxe et de sémantique. Il y aurait probablement également des différences dans la syntaxe de l'interface de ligne de commande pour appeler les outils par programme.
L'idée de la portabilité n'embrassant pas plusieurs GUI gracieusement.