Questions marquées «verilog»

Verilog est un langage de description de matériel (HDL) utilisé pour modéliser des systèmes électroniques. Il est le plus couramment utilisé dans la conception, la vérification et la mise en œuvre de puces logiques numériques. Veuillez également indiquer [fpga], [asic] ou [verification] selon le cas. Les réponses à de nombreuses questions Verilog sont spécifiques à une cible.





10
IDE gratuit pour VHDL et Verilog [fermé]
Fermé. Cette question est hors sujet . Il n'accepte pas actuellement de réponses. Voulez-vous améliorer cette question? Mettez à jour la question afin qu'elle soit sur le sujet pour Electrical Engineering Stack Exchange. Fermé il y a 5 ans . Je suis intéressé à apprendre le VHDL et Verilog. Je …
29 vhdl  verilog  ide 

7
Comment apprendre le HDL
J'ai un cours de design numérique au cours de ce semestre et j'adore ça. Maintenant, je sais que la plupart des travaux sur les systèmes embarqués et la conception numérique sont d'abord effectués sur des simulateurs informatiques, puis mis en œuvre à l'aide de matériels. Je me demandais donc comment …
24 simulation  vhdl  verilog  hdl 

6
Techniques de délimitation / synchronisation de protocole série
Comme la communication série asynchrone est largement répandue parmi les appareils électroniques, même de nos jours, je pense que beaucoup d'entre nous ont rencontré une telle question de temps en temps. Considérez un appareil électronique Det un ordinateur PCconnecté à une ligne série (RS-232 ou similaire) et requis pour échanger …
24 serial  communication  protocol  brushless-dc-motor  hall-effect  hdd  scr  flipflop  state-machines  pic  c  uart  gps  arduino  gsm  microcontroller  can  resonance  memory  microprocessor  verilog  modelsim  transistors  relay  voltage-regulator  switch-mode-power-supply  resistance  bluetooth  emc  fcc  microcontroller  atmel  flash  microcontroller  pic  c  stm32  interrupts  freertos  oscilloscope  arduino  esp8266  pcb-assembly  microcontroller  uart  level  arduino  transistors  amplifier  audio  transistors  diodes  spice  ltspice  schmitt-trigger  voltage  digital-logic  microprocessor  clock-speed  overclocking  filter  passive-networks  arduino  mosfet  control  12v  switching  temperature  light  luminous-flux  photometry  circuit-analysis  integrated-circuit  memory  pwm  simulation  behavioral-source  usb  serial  rs232  converter  diy  energia  diodes  7segmentdisplay  keypad  pcb-design  schematics  fuses  fuse-holders  radio  transmitter  power-supply  voltage  multimeter  tools  control  servo  avr  adc  uc3  identification  wire  port  not-gate  dc-motor  microcontroller  c  spi  voltage-regulator  microcontroller  sensor  c  i2c  conversion  microcontroller  low-battery  arduino  resistors  voltage-divider  lipo  pic  microchip  gpio  remappable-pins  peripheral-pin-select  soldering  flux  cleaning  sampling  filter  noise  computers  interference  power-supply  switch-mode-power-supply  efficiency  lm78xx 

5
Pourquoi les verrous présumés sont-ils mauvais?
Mon compilateur se plaint des verrous inférés dans mes boucles combinatoires ( always @(*), dans Verilog). On m'a également dit que les verrous présumés devraient de préférence être évités. Qu'est-ce qui ne va pas exactement avec les verrous déduits? Ils facilitent certainement l'écriture des boucles combinatoires.
22 verilog  hdl  latch 


3
Différence entre affectation bloquante et non bloquante Verilog
Je lisais cette page http://www.asic-world.com/verilog/verilog_one_day3.html lorsque je suis tombé sur ce qui suit: Nous devons normalement réinitialiser les bascules, donc chaque fois que l'horloge passe de 0 à 1 (posedge), nous vérifions si la réinitialisation est affirmée (réinitialisation synchrone), puis nous continuons avec une logique normale. Si nous regardons attentivement, …
15 verilog 

2
Quel est cet opérateur appelé "+:" dans verilog
Je passe par le cas de test verilog et j'ai trouvé une déclaration assign XYZ = PQR_AR[44*8 +: 64]; Que signifie l'opérateur "+:"? J'ai essayé de trouver cela sur Google, mais je n'ai pas obtenu de réponse pertinente.
14 verilog 

4
Comment fonctionnent les transistors BJT dans un état saturé?
Voici ce que je sais des BJT NPN (Transistors de jonction bipolaires): Le courant de base-émetteur est multiplié par le temps HFE au niveau du collecteur-émetteur, de sorte que Ice = Ibe * HFE Vbeest la tension entre la base-émetteur et, comme toute diode, se situe généralement autour de 0,65V. …


1
Verilog: XOR tous les signaux du vecteur ensemble
Disons qu'on me donne un vecteur wire large_bus[63:0]de largeur 64. Comment puis-je XOR les signaux individuels ensemble sans les écrire tous: assign XOR_value = large_bus[0] ^ large_bus[1] ^ ... ^ large_bus[63] ? Je suis particulièrement intéressé à le faire pour les vecteurs où la largeur est spécifiée par a localparam.
13 verilog 


En utilisant notre site, vous reconnaissez avoir lu et compris notre politique liée aux cookies et notre politique de confidentialité.
Licensed under cc by-sa 3.0 with attribution required.