Questions marquées «synthesis»

3
VHDL: des entiers pour la synthèse?
Je suis un peu confus si je dois utiliser des entiers en VHDL pour les signaux de synthèse et les ports, etc. J'utilise std_logic dans les ports de haut niveau, mais à l' intérieur , je me sers tous les entiers parcouraient de l'endroit. Cependant, je suis tombé sur quelques …
17 vhdl  synthesis 



3
Outils de synthèse Verilog gratuits et génériques?
Existe-t-il des outils de synthèse gratuits ou open source qui peuvent convertir Verilog RTL en une netlist de porte générique? (composé de NAND génériques, NOR, XOR, D-flops / registres, etc. Optimisation non requise.). Si ce n'est pas pour la langue complète, que diriez-vous d'un sous-ensemble "utile" de RTL (au-delà d'une …

2
Comment une variable VHDL est-elle synthétisée par des outils de synthèse
Je connais deux façons dont une variable VHDL est synthétisée par un outil de synthèse: Variable synthétisée en logique combinatoire Variable synthétisée comme un verrou involontairement (lorsqu'une variable non initialisée est affectée à un signal ou à une autre variable) Quelles sont les autres façons de synthétiser une variable VHDL? …
9 vhdl  synthesis  rtl 

En utilisant notre site, vous reconnaissez avoir lu et compris notre politique liée aux cookies et notre politique de confidentialité.
Licensed under cc by-sa 3.0 with attribution required.