3
VHDL: des entiers pour la synthèse?
Je suis un peu confus si je dois utiliser des entiers en VHDL pour les signaux de synthèse et les ports, etc. J'utilise std_logic dans les ports de haut niveau, mais à l' intérieur , je me sers tous les entiers parcouraient de l'endroit. Cependant, je suis tombé sur quelques …