Quelle est la différence entre les boucles à verrouillage de phase du premier ordre, du deuxième ordre et du troisième ordre?

Que représente la commande PLL? Quels sont les inconvénients de l'ordre 1 & 2 PLL par rapport à l'ordre 3? Comment choisir le type pll pour une application comme le démodulateur QPSK?

Il me semble que la réponse acceptée (par Sparky256) considère la PLL simplement comme un filtre et ignore complètement son objectif réel, qui est d'être un système de contrôle, contrôlant la phase d'un signal. L'ordre d'un système de contrôle signifie son nombre d'états internes. Dans un système à entrée unique, les états au-delà du premier état (ordre) sont équivalents aux dérivées de la variable contrôlée.

Plus précisément, dans une PLL, la variable contrôlée est normalement la phase du signal. La PLL tente de produire un verrouillage de phase. Ainsi, le premier ordre est pour la variable / état de phase, le deuxième état est un dérivé du premier état - qui est la fréquence, et ainsi de suite.

Pour un simple synthétiseur de fréquence, une PLL de premier ordre peut suffire, mais avec un démodulateur QPSK, une PLL de premier ordre manquerait probablement car tout décalage de fréquence de porteuse entre le modulateur et le démodulateur produira toujours un décalage de phase constant, qui ne peut être supprimé que par une deuxième commande PLL. Un décalage de phase signifie que les canaux I et Q ne peuvent pas être fixés (ils "bougent" constamment). Par conséquent, un démodulateur QPSK devrait avoir une PLL avec au moins 2 états (c'est-à-dire de 2e ordre ou supérieur).

De plus, contrairement à une notion répandue dans les commentaires et réponses ici, un ordre supérieur ne rend pas un système plus lent, ni plus rapide. Le temps de réponse est déterminé par tous les paramètres du système, principalement par la valeur de ses coefficients (ou la position de ses pôles et zéros, dans le jargon de conception des filtres).

J'ai trouvé ce lien vers un document étonnant qui précise les détails fins jusqu'aux filtres de 4e ordre.

L'ordre de filtrage se réfère simplement au nombre de pôles utilisés pour filtrer la sortie du comparateur de phase afin de fournir une tension d'erreur continue régulière au VCO.

1. Les filtres de premier ordre ne sont en fait que les caractéristiques du filtre du VCO, nécessitant un minimum de temps pour s'installer (phase zéro) à un changement de fréquence ou de suivi de phase. La tension de sortie brute du comparateur de phase est envoyée au VCO (oscillateur commandé en tension) avec seulement les pics de bruit filtrés. Ce type offre un suivi rapide des changements de fréquence et se verrouille rapidement sur le paramètre le plus récent, mais peut avoir une sortie erratique jusqu'à ce qu'il se verrouille sur une nouvelle fréquence.

2. Un filtre de deuxième ordre a 1 étage RC, passif ou utilisant un ampli-op pour un roll-off plus net. Il est un tout petit peu plus lent à se fixer sur une nouvelle fréquence (phase zéro) mais moins erratique à se stabiliser et à être stable. Recommandé pour la plupart des conceptions PLL.

3. Un filtre de troisième ordre utilise un ampli-op en option et des réseaux RC doubles. Il s'installe plus lentement que les autres mais tolère mieux FSK / QFSK / QPSK en restant stable même avec des schémas de modulation complexes. Les réseaux RC doivent être réglés pour une gamme donnée de débits en bauds afin qu'un changement réel du débit binaire soit suivi aussi rapidement que possible.

4. La boucle PLL doit toujours être capable de trouver et de verrouiller une nouvelle fréquence porteuse assez rapidement ou une perte de données se produit, forçant un renvoi des paquets de données ou envoyant une commande EOF / EOL / EOT en premier. Heureusement, les MPU rapides peuvent émuler ou intégrer l'intégralité des blocs de fonction PLL, de sorte que l'utilisation de filtres analogiques et de circuits PLL discrets est rare. Utilisez QPSK comme terme de recherche et vous trouverez de nombreux CI de support et modules prêts à l'emploi. Faites attention aux logiciels ou accords de licence «spéciaux».

Pour plus de détails sur FSK et QPSK.

Ces réponses sont obscurcies par des termes théoriques et des détails de mise en œuvre. La question initiale de sélectionner une PLL pour démoduler un schéma de modulation de phase tel que QPSK n'est finalement pas abordée.

La démodulation ne dépend pas de l'ordre de la PLL.

Brièvement cependant, couvrons les commandes.

1. $x$$x \pm \Delta x$$\Delta x$

2. Les PLL de second ordre, car elles ont ce qu'on appelle un intégrateur, éliminent le problème d'erreur de phase.

Fin de la discussion sur l'ordre PLL.

La démodulation de QPSK ou BPSK avec un PLL dépend de votre détecteur d'erreur. Pour plus de simplicité, discutons du BPSK comme suit:

Pour démoduler un signal BPSK à l'aide d'une PLL, nous modifions le détecteur d'erreur de la PLL afin que la boucle VCO se verrouille à 0 ou 180 degrés par rapport au signal d'entrée. Ainsi, la sortie du PLL VCO est soit en phase, soit 180 degrés déphasé avec l'entrée. En ce qui concerne la boucle, en raison du détecteur d'erreur modifié, il pense qu'il n'a aucune erreur.

Lorsque l'entrée change de phase, la boucle ne devrait rien faire, encore une fois, car la boucle se verrouillera sur 0 ou 180 degrés. Cependant, certains des signaux dans la boucle passeront du positif au négatif et vous pouvez utiliser ce changement pour détecter si le signal a changé de phase.

Le même concept s'étend à QPSK, où la PLL est aveugle pour détecter des changements de phase de 90, 180 et 270 degrés dans le signal d'entrée.

Une PLL capable de démoduler le BPSK est appelée boucle Costas.

J'ai écrit cet article sur la façon d'implémenter une boucle Costas dans un logiciel, qui contient toutes les informations que j'ai mentionnées ici en profondeur.

FakeMoustache a écrit: "Ils ont tous une différence de phase nulle en état verrouillé"

Notre terminologie peut différer mais ma compréhension est que, dans une conception de premier ordre, la différence de phase est utilisée comme signal d'erreur (avec amplification) et entraîne le VCO, d'où l'erreur de phase en verrouillage dépend de la fréquence. Une conception de second ordre intègre la différence de phase pour obtenir la tension de commande du VCO, donc l'erreur de phase est nulle lorsqu'elle est verrouillée à une fréquence fixe et dépend généralement du taux de changement de la fréquence suivie pour un signal variant lentement. Pour une conception de troisième ordre, l'erreur dépendrait de la dérivée seconde et ainsi de suite.

Désolé pour mon anglais. À mon avis, l'ordre du filtre de boucle dépend des performances que vous souhaitez obtenir. Généralement, les commandes faibles ont un verrouillage rapide mais de mauvaises performances en ce qui concerne l'atténuation parasite; en plus en utilisant un filtre de boucle d'ordre supérieur, une forme optimale du bruit de phase peut également être reconnue. Habituellement une PLL analogique, les parasites principaux sont représentés par le signal indésirable dû au signal de référence. Ce signal peut être facilement nettoyé à l'aide d'un simple filtre (par exemple de second ordre). Dans la PLL numérique (par exemple la PLL qui a une pompe de charge), le signal indésirable a des fréquences plus basses (ex: fref / [2 ou 3 ...]). Pour obtenir un spectre de sortie propre, il peut être nécessaire d'utiliser un filtre en boucle d'ordre supérieur (ordre 3 ° ou 4 °); dans les mêmes cas, il est également possible de réduire la bande passante de la boucle. De cette façon, augmentez le temps nécessaire à la serrure.