Je connais (niveau élevé) le fonctionnement de la mémoire adressable de contenu ternaire, mais je reste confus quant à la façon dont TCAM est lié aux ASIC et quand ces composants peuvent également se combiner avec le CPU pour de meilleures performances de commutation ... (en particulier lorsque les fournisseurs commercialisent souvent l'utilisation de silicium marchand / personnalisé ou d'ASIC personnalisés pour les nouveaux produits et fonctionnalités, cela semble déroutant) .
Je connais Cisco IOS, par exemple, avec la possibilité de partitionner plus d'espace pour les performances TCAM pour des fonctionnalités telles que qos, acl et les recherches de route. Je comprends également que des fonctionnalités telles que NAT reposeront toujours sur le traitement du processeur, mais je suis particulièrement aux prises avec;
- TCAM fait-il partie de la même architecture matérielle, c'est-à-dire interne ou externe à l'ASIC lui-même?
- Les TCAM sont-ils évolutifs (par exemple, les fabricants peuvent-ils continuer à ajouter des TCAM à une plate-forme pour de meilleures performances et des fonctionnalités personnalisées) ou existe-t-il une limite basée sur des choses comme la consommation d'énergie?
- Les cycles TCAM et les ASIC fonctionnent-ils en parallèle avec le CPU pour des fonctionnalités comme NAT ou devrais-je seulement les considérer comme des choses indépendantes?