Ingénierie électrique

Q & A pour les professionnels, étudiants et passionnés d'électronique et d'électrotechnique




1
PCB Ground et Power Plans
Je conçois un PCB à 4 couches avec l'empilement suivant: Signal Top, Ground Plane, Power Plane, Signal Bottom. Il s'agit du premier PCB que je fabrique comme celui-ci, qui comprend un SMPS bruyant avec une fréquence de commutation de 600 kHz, ainsi qu'un 32 MHz uC et un module sans …

4
Nivellement d'usure sur l'EEPROM d'un microcontrôleur
Par exemple: La fiche technique d'ATtiny2313 (comme la plupart des fiches techniques d'Atmel AVR) indique: Endurance EEPROM programmable dans le système de 128 octets: 100 000 cycles d'écriture / effacement Imaginez qu'un programme ne nécessite que deux octets pour stocker une configuration, les 126 autres octets sont effectivement gaspillés. Ce …



2
Protéger le flash AVR de la lecture via le FAI?
J'essaie de protéger le flash entier de la lecture via le FAI. Il a un chargeur de démarrage, capable de programmer automatiquement la section des applications. Définition de l'octet de verrouillage sur: LB1/LB2 ne permettra pas à l'utilisateur d'utiliser le chargeur de démarrage pour télécharger un nouveau firmware. BLB12/BLB11et BLB01&BLB02n'empêchera …
15 avr  atmega  protection 




7
Oscilloscope avec FFT ou analyseur de spectre?
Quelqu'un pourrait-il m'expliquer s'il vous plaît quelles applications exigent l'une ou l'autre et pourquoi? Pour autant que je sache, tout tourne autour du «dB»; Est-ce vrai? Et pourquoi? Au début, je peux voir les oscilloscopes à stockage numérique (DSO) avec la fonction FFT et les analyseurs de spectre (SA) comme …


1
«Remplir le sol» ou ne pas «remplir le sol»?
J'ai lu sur les problèmes EMI dans l'ingénierie de compatibilité électromagnétique par Henry Ott. (merveilleux livre btw). L'un des sujets "Disposition et empilement des PCB" (alias Ch 16) contient une section sur le remblayage (16.3.6). Fondamentalement, ce qu'il dit, c'est que pour minimiser le "chemin de courant de retour" en …
15 pcb  emc  groundloops 

2
Les FPGA peuvent-ils modifier dynamiquement leur logique?
Il serait théoriquement possible pour un FPGA d'écrire une image de configuration dans une mémoire externe et de charger l'image de configuration depuis la mémoire pour se reconfigurer. Ce serait une reconfiguration "non dynamique". Les FPGA ont-ils la possibilité de recâbler leur structure logique de manière dynamique? En effet, alors …
15 fpga 

En utilisant notre site, vous reconnaissez avoir lu et compris notre politique liée aux cookies et notre politique de confidentialité.
Licensed under cc by-sa 3.0 with attribution required.