Si vous parlez de latence, oui, cela me semble juste. Une borne inférieure sur la distance implique une borne inférieure sur la latence, en raison de considérations de vitesse de la lumière. Cependant, dans la pratique, ces considérations de vitesse de la lumière ne dominent probablement pas tant que la quantité de mémoire n'est pas extrêmement importante.
Soit dit en passant, la situation est différente si nous parlons de bande passante (c'est-à-dire le nombre d'opérations de mémoire vive effectuées par seconde), plutôt que de latence. On peut traiter simultanément plusieurs opérations de mémoire à accès aléatoire, en utilisant des réseaux de tri.
Une mise en garde importante est que vous semblez supposer une architecture où nous avons un gros processeur à gauche et une grande mémoire à droite, et ils sont séparés d'une manière ou d'une autre. Cependant, ce n'est pas nécessairement la seule façon de structurer un calcul. On peut également structurer un calcul, par exemple, comme un calcul parallèle, où vous avez un maillage 2-D ou 3-D de petits processeurs chacun avec leur propre mémoire de travail locale. L'accès à votre mémoire locale peut désormais être très rapide, tandis que l'accès à une mémoire éloignée est lent. Dans un certain sens, il resten--√ ou n--√3 lié d'exploitation, mais le n est beaucoup plus petit pour la mémoire locale que pour la mémoire lointaine, donc si votre algorithme est conçu de manière à garantir que la plupart des opérations de mémoire se font sur la mémoire locale, alors vous pourrez peut-être "battre" la limite inférieure que vous avez décrite (dans certains sens).
En architecture informatique, on mesure souvent les performances d'un circuit par le A T mesure: en d'autres termes, l'aire du circuit (UNE) multiplié par le temps nécessaire au circuit pour effectuer un calcul (T). Si vous le souhaitez, vous pouvez considérer cela comme un rapport prix / performances: c'est le prix (qui est supposé être proportionnel à la surface du circuit) divisé par la performance (le nombre de calculs pouvant être effectués par en second lieu, à savoir, l'inverse deT). Une architecture standard avec un seul processeur costaud et une grande mémoire n'est pas toujours l'architecture optimale. Parfois, vous pouvez obtenir de grandes accélérations (plus qu'un facteur constant) en utilisant le calcul parallèle ou d'autres architectures. Cela est dû au moins en partie au problème que vous avez mentionné: il est beaucoup plus rapide d'accéder à la mémoire la plus proche que d'accéder à la mémoire la plus éloignée. La mise en cache (par exemple, cache L1, cache L2, etc.) est également basée sur le même principe.
Ci-dessous est un exemple d'un article dans le monde de la cryptographie qui considère la conception de circuits à usage spécial pour des tâches cryptanalytiques et prend en compte ces problèmes. Par exemple, il a un tas de processeurs, une grande mémoire et un réseau de tri entre les deux pour acheminer les accès mémoire des processeurs à la mémoire. Cela permet à un grand nombre d'opérations de mémoire d'être "en vol" à la fois, même si cela n'élimine pas la latence.
Si vous voulez approfondir cette réflexion, il existe un débat intéressant (mais surtout théorique) sur la question de savoir si la bonne mesure est l'aire ou le volume, c'est-à-dire si la borne inférieure droite est n--√ ou n--√3. Oui, le monde est en trois dimensions, mais la dissipation thermique est en deux dimensions; un cube massif d'ordinateurs serait limité par sa capacité à dissiper la chaleur, qui évolue avec sa surface et non son volume. On peut continuer dans cette veine. Si cela ressemble à un sujet fascinant, voir Q.9 (pp.45-46) de l'article suivant: