En quoi les processeurs Xeon diffèrent-ils des processeurs classiques?


13

Oui, je sais que les Xeons sont destinés à un serveur, nécessitent des cartes mères différentes et vous pouvez en avoir plusieurs dans une boîte.

Mais techniquement, en quoi un processeur Xeon est-il différent d'un processeur Core 2 normal?

Réponses:


12

La réponse est que ce n'est pas très différent. Il a un cache plus grand et n'est pas explicitement paralysé pour l'empêcher de fonctionner dans des systèmes multiprocesseurs. Les Xeons prennent également en charge la mémoire ECC, qui n'est normalement pas prise en charge sur les puces CPU grand public. Sinon, le cœur du processeur de base est sensiblement le même.

Sur les anciens systèmes 32 bits, le MMU de Xeon était légèrement plus intelligent en ce qu'il pouvait prendre en charge plusieurs espaces de processus de 4 Go dans jusqu'à 64 Go de RAM physique. Les puces SPARC v8 avaient une fonctionnalité similaire dans la MMU. Cette fonctionnalité a fonctionné en raison de la différence entre le nombre de bits nécessaires pour traiter un décalage au sein d'une page (12 pour une page de 4 Ko) et le nombre de bits nécessaires pour enregistrer l'état d'une page (RWX, sale, etc.). Les bits supplémentaires pourraient être utilisés pour une référence de page physique légèrement plus large (24 bits contre 20 pour spécifier le numéro de page) permettant une adresse physique de 36 bits. Cependant, un seul processus ne pouvait voir un espace d'adressage contigu de 4 Go à un moment donné.

Certains systèmes (par exemple les versions Datacentre de Windows Server) avaient une API qui permettait à un processus de contrôler la MMU pour superposer des morceaux de cet espace d'adressage physique dans son espace virtuel. Cette fonctionnalité a été utilisée dans les versions d'entreprise de SQL Server pour prendre en charge les caches de disque plus volumineux.

La plupart, sinon tous les processeurs modernes, prennent en charge cette fonctionnalité lors de l'exécution en mode 32 bits, et il y a probablement beaucoup de magasins qui exécutent toujours des applications 32 bits héritées dans ce mode, soit sur des machines virtuelles (où la MMU est émulée avec une quantité de matériel plus ou moins grande). support) ou physique. Cependant, les versions 64 bits sont beaucoup plus répandues sur les versions modernes de serveurs à grande mémoire, qui permettent des images de mémoire contiguë plus grandes dans un processus.


Je serais vraiment surpris si la version Xeon de ces puces était la seule avec PAE. Les puces précédentes (avant Xeon) avaient déjà ce support, donc ce n'est pas comme si cela aurait été un nouveau point de vente ...
Brian Knoblauch

Les puces Xeon plus anciennes (au moins du PIII Xeon) avaient cela - je ne pense pas que cela était pris en charge sur les puces P2 / P3 / P4 grand public.
ConcernedOfTunbridgeWells

Surtout un problème de chipset de support. Celles-ci différaient vraiment pour les PC grand public.

3
  • Plus grand cache L3
  • Prise en charge multiprocesseur
  • Généralement ajusté pour l'utilisation du serveur (forte charge, longs temps d'exécution)

3

L'essentiel à propos de Xeons est qu'ils sont orientés vers le marché des serveurs / postes de travail et sont donc conçus pour être plus fiables et toujours opérationnels, et pour les environnements MP.

Ils fonctionnent dans différentes cartes mères (différents chipsets) - généralement aux côtés de modules FB-DIMM, qui sont plus lents mais plus fiables que leurs équivalents grand public.

En général, il existe un équivalent Xeon pour chaque processeur Core 2; par exemple, un Q6600 est presque identique au X3220, bien qu'il existe quelques variantes.


1

Xeon est optimisé pour une architecture multiprocesseur

  • Prend en charge QuickPath Interconnect, Intel InterBand offrant une bande passante élevée et une faible latence

  • Fournit plus de cache (35 Mo contre 6 Mo pour i7 Core)

  • Fournit une bande passante mémoire plus élevée (102 Go / s contre 25,6 GHz / s pour i7 Core)

  • Prend en charge la mémoire ECC

  • Couplage possible avec des coprocesseurs Xeon-Phi ("accélérateurs") dans une architecture à plusieurs cœurs

En utilisant notre site, vous reconnaissez avoir lu et compris notre politique liée aux cookies et notre politique de confidentialité.
Licensed under cc by-sa 3.0 with attribution required.