Formation de faisceau numérique à large bande pratique pour les grands réseaux dans les applications radar

Je comprends les mathématiques derrière la formation de faisceaux numérique, mais je ne sais pas comment ces systèmes sont mis en œuvre dans la pratique. Par exemple, dans un radar FMCW à large bande typique fonctionnant en bande S, la largeur de bande d'impulsion (bande de base) peut atteindre 500 MHz. Pour numériser ce signal, vous avez besoin d'ADC à haute vitesse, généralement une fréquence d'échantillonnage de 1 GHz. Pour autant que je sache, ces ADC ne sont pas bon marché.

Maintenant, si vous avez, disons, un réseau rectangulaire uniforme (URA) avec 20 éléments d'antenne, vous devez répliquer votre interface RF 20 fois! Cette interface RF comprend généralement un LNA, un mélangeur et l'ADC haute vitesse.

En outre, la quantité considérable de données produites par le système ci-dessus est énorme, nécessitant une grande mémoire et une grande puissance de traitement.

Mes questions sont donc:

1. Le scénario ci-dessus reflète-t-il la mise en œuvre de systèmes pratiques de formation de faisceaux ou est-il trop naïf? manque-t-il quelque chose de fondamental ici?
2. Existe-t-il des astuces matérielles / de traitement du signal qui peuvent aider à réduire les exigences matérielles ou de traitement dans de tels systèmes?

Merci

Je n'ai jamais travaillé sur la conception de tels systèmes auparavant, mais je pense que vos notions sont sur l'argent. Plus précisément, oui, les matrices de formation de faisceau ont des frontaux RF qui sont répliqués plusieurs fois. La complexité des radars multiéléments contemporains est étonnante à cet égard; il existe des conceptions qui contiennent des centaines d'éléments d'antenne individuels avec des niveaux impressionnants de contrôle de la réponse du réseau en utilisant diverses techniques de traitement du signal.

Et comme vous le soupçonniez, oui, ce genre d'approche n'est pas bon marché. Les ADC de classe Gigasample sont disponibles dans le commerce dans la gamme de quelques milliers de dollars, mais il est possible que les frontaux RF personnalisés en faible quantité utilisés dans des systèmes comme celui-ci éclipsent ce coût. Même ainsi, les radars avec ce genre de capacité sont souvent trouvés comme des sous-systèmes dans des systèmes plus grands très chers (comme un avion de chasse de plusieurs centaines de millions de dollars).

En ce qui concerne le traitement du signal numérique principal, c'est un marché assez mature qui s'est développé au cours des dernières décennies. L'objectif principal est la densité de traitement: obtenir le nombre maximum de FLOPS dans le plus petit volume. Après tout, ces radars sont souvent utilisés dans des applications soumises à des contraintes d'espace comme les avions. Par conséquent, vous verrez une grande partie du traitement effectué sur des FPGA personnalisés et / ou des ordinateurs à carte unique qui peuvent être empilés de manière compacte dans des assemblages de châssis standardisés (comme VPX ou CompactPCI ).

d'accord - je pense que la technique que je cherchais est la formulation d'une ouverture synthétique comme dans le radar à synthèse d'ouverture (SAR). Le `` truc '', dans le cas général, où des cibles statiques et des plates-formes radar sont impliquées, serait probablement que tous les éléments du réseau seront physiquement présents par opposition au SAR conventionnel où le mouvement de la plate-forme est utilisé pour synthétiser une très grande ouverture. En utilisant la commutation RF pour simuler le mouvement de la plate-forme, on peut capturer des données SAR de manière séquentielle et appliquer des techniques SAR bien connues pour atteindre les performances souhaitées, c'est-à-dire une résolution angulaire fine.

Le «hic» dans ce cas sera le temps supplémentaire requis pour l'acquisition de données SAR par rapport à un formateur de faisceau numérique à part entière. Un autre est que cette technique peut être valable pour les scénarios de formation de faisceau sur réception uniquement.

Tant que vous avez un client qui paiera le coût ASIC, soit environ 25 millions de dollars en coût de conception NRE, vous pouvez obtenir les 20 frontaux, ADC et arithmétique de formation de faisceaux numériques sur une puce CMOS de DC à 100 GHz pour moins de 20 $ récurrents Coût