Le plus rapide que le tampon GPIO peut être adressé jusqu'à présent est de 5,4 MHz, mais la plupart des bibliothèques d'adressage dépassent environ 70 kHz: http://codeandlife.com/2012/07/03/benchmarking-raspberry-pi-gpio-speed/
La spécification PCIe fonctionne à 100 MHz (fréquence réglable jusqu'à 200 MHz).
http://www.ni.com/white-paper/3767/en/
Il peut y avoir un moyen de forcer un mode rétrocompatible sur PCIe et de le réduire à l'ancienne fréquence PCI à 33 MHz, ce qui signifie qu'il pourrait y avoir un chevauchement dans les plages de fréquences avec une mise en mémoire tampon étendue. Cependant, PCIe a une largeur de bit beaucoup plus large que GPIO, et nécessite une quantité massive d'infrastructure logicielle pour répondre correctement, ce que le bus GPIO sur le Pi n'a tout simplement pas. PCI et PCIe sont plus que de simples interfaces, elles incluent leurs propres protocoles de communication intermédiaires (complexes), que vous devrez émuler d'une manière ou d'une autre.
Cela pourrait-il être fait? Bien sûr, avec une interface logicielle / matérielle appropriée, tout peut être fait. Les bibliothèques au niveau du noyau peuvent être écrites pour remplacer à peu près n'importe quoi et mettre en mémoire tampon à peu près n'importe quoi.
Faut-il le faire? Eh bien, ce que vous essayez essentiellement de faire est d'interfacer le bus sans fil / PCIe rapide avec le Pi plus lent. C'est ce que le bus USB du Pi fait déjà, et fonctionne assez bien, en plus de le faire de manière native et entièrement prise en charge.
Essayer de faire fonctionner PCI / PCIe sur le Pi reviendrait essentiellement à réinventer la roue, et ce serait très difficile. Cela pourrait être un exercice d'apprentissage intéressant, si vous avez quelques mois à perdre - sachant que vous risquez de heurter un mur et de ne pas pouvoir avancer à tout moment. Cela me semble singulièrement ingrat. ;-)