Existe-t-il un FPGA qui pourrait se «recâbler» lui-même au besoin?

Par exemple, s'il existe de nombreuses opérations en virgule flottante, il pourrait «recâbler» la zone de certaines de ses unités entières pour gérer les instructions en virgule flottante, et vice versa. Ou s'il n'y a pas trop de calculs, mais qu'il y a beaucoup de besoins d'E / S, cela pourrait mieux paralléliser son E / S.

Comme je le sais, les FPGA chargent leur code HDL au démarrage, mais il ne me semble pas vraiment impossible de permettre de recharger partiellement différentes parties d'un HDL plus grand en fonction des besoins.

Un tel FPGA existe-t-il déjà?

Il semble que de tels FPGA (Xilinx) existent déjà. https://en.wikipedia.org/wiki/Reconfigurable_computing#Partial_re-configuration

En reconfiguration partielle, une partie du FPGA continue de fonctionner tandis qu'une autre partie est en cours de reconfiguration.