Pourquoi MOSFET Pinchoff se produit

Cette question concerne les MOSFET de type n améliorés. D'après ce que je comprends, une couche d'inversion est formée sous la couche isolante sous la grille du MOSFET lorsqu'une tension est appliquée à la grille. Lorsque cette tension dépasse , la tension de seuil ; cette couche d'inversion permet aux électrons de circuler de la source vers le drain. Si une tension est maintenant appliquée, la région d'inversion commencera à se rétrécir et finalement, elle se rétrécira tellement qu'elle se pincera , une fois qu'elle s'est pincée (elle ne peut plus rétrécir en hauteur) , il commencera alors à rétrécir en longueur (largeur) devenant de plus en plus proche de la source. $V_\mathrm{T}$ $V_\mathrm{DS}$

Mes questions sont:

Ce que j'ai dit jusqu'à présent est-il correct?
Pourquoi ce pincement se produit-il? Je ne comprends pas ce que dit mon livre. Cela indique que le champ électrique au drain est également proportionnel à la grille.
Je crois comprendre que lorsque le MOSFET est saturé, une couche d'épuisement se forme entre le bit pincé et le drain. Comment le courant passe-t-il à travers cette partie épuisée vers le drain? Je pensais que la couche d'appauvrissement ne conduisait pas ... Comme dans une diode ...

transistors mosfet pn-junction

— user968243
source

Votre description est correcte: étant donné que , si nous appliquons une tension Drain-to-Source de magnitude ou plus, le canal se pincera. $V_{GS}>V_T$ $V_{SAT}=V_{GS}-V_{T}$

Je vais essayer d'expliquer ce qui s'y passe. Je suppose que le MOSFET de type n dans les exemples, mais les explications valent également pour le MOSFET de type p (avec quelques ajustements, bien sûr).

La raison du pincement:

$V_S$ $V_D$ $V_S$ $V_D$

entrez la description de l'image ici

$V_{GS}$ $V_{DS}$

$V_{SAT}=V_{GS}-V_{T}$ $V_{eff}=V_{GS}-V_{SAT}=V_T$

entrez la description de l'image ici

Que se passe-t-il entre le point de pincement et le drain:

La tension Gate-to-Substrate dans cette région n'est pas suffisante pour une formation de la couche d'inversion, donc cette région est seulement épuisée (par opposition à inversée). Bien que la région d'épuisement manque de transporteurs mobiles, il n'y a aucune restriction sur le flux de courant à travers elle: si un transporteur pénètre dans la région d'épuisement d'un côté et qu'il y a un champ électrique à travers la région - ce transporteur sera traîné par le champ. De plus, les transporteurs qui entrent dans cette région d'épuisement ont une vitesse initiale.

Tout ce qui précède est vrai tant que les porteurs en question ne se recombineront pas dans la région de déplétion. Dans le MOSFET de type n, la région d'appauvrissement manque de porteurs de type p, mais le courant est constitué de porteurs de type n - cela signifie que la probabilité de recombinaison de ces porteurs est très faible (et peut être négligée pour tout usage pratique).

Conclusion: les porteurs de charges qui entrent dans cette région d'épuisement seront accélérés par le champ à travers cette région et finiront par atteindre le drain. Il est généralement vrai que la résistivité de cette région peut être complètement négligée (la raison physique de cela est assez complexe - cette discussion est plus appropriée pour le forum de physique).

J'espère que cela t'aides

— Vasiliy
source

V_{D S}

$V_\mathrm{DS}$

Non, cette fois, votre description est fausse. Revenons à la définition du condensateur MOS: plus la différence de potentiel est importante entre la grille et le substrat, plus la charge sera accumulée sous la grille (charge d'inversion). Lorsqu'il n'y a pas de tension drain-à-source, cette différence de potentiel est constante. Cependant, lorsque vous appliquez un potentiel plus élevé au drain, le potentiel du substrat près du drain augmente également. Cette augmentation locale du potentiel du substrat conduit à une réduction locale de la tension de porte à substrat, ce qui conduit à moins de charge d'inversion (et, finalement, à pincement).

— Vasiliy

Ah oui, donc la tension Drain to Source s'oppose à la tension Gate to Substrate et cette opposition est très prononcée près du Drain et à peine prononcée près de la source. Je suppose que c'est pour cette raison que lorsque la tension Drain to Source est égale à la tension Gate to Substrate, la tension au niveau du drain s'oppose fondamentalement à cette tension Gate to Substrate, ce qui fait que la couche d'inversion est minuscule (pincement off) près du drain. Merci beaucoup pour cela, vous avez certainement été bien plus clair que n'importe lequel de mes livres!

— user968243

V_{S A T} = V_{G S} - V_{T}

$V_{SAT}=V_{GS}-V_T$

Merci Vasiliy pour ta réponse. Ce que je voudrais vous demander, c'est si la même chose s'applique au mode de déplétion nMOS ou si elle ne s'applique qu'aux transistors en mode d'amélioration. J'espère que tu comprends.