Comment placer un condensateur de découplage dans un PCB à quatre couches?

J'ai cherché un document technologique sur le placement des condensateurs de découplage et l'idée principale est montrée dans l'image suivante:

Je pense que c'est raisonnable, mais dois-je mettre le condensateur de découplage et le MCU dans la même couche? il n'est pas pratique pour moi de placer d'autres appareils. J'ai donc choisi de placer le condensateur de découplage dans la couche inférieure

Mon PCB est à quatre couches (signal-power-gnd-signal) et lorsque je divise les couches d'alimentation et de gnd, les deux vias se fermant aux broches du MCU dans l'image ci-dessus ne seront pas inclus dans le filet de puissance et la couche gnd. At-il les mêmes performances agréables que le cas f dans l'image un? Dois-je prendre une inductance de vias dans ce cas?

Il s'agit d'un problème complexe à analyser et de nombreuses parties de celui-ci ne sont importantes que lorsque vous rencontrez un problème à une fréquence spécifique sur un produit spécifique que personne ne sait résoudre.

Bien que cette réponse soit une sorte de point secondaire, elle répond à certaines hypothèses. Nous parlons de bouchons de dérivation qui ne concernent que le bruit haute fréquence et non les grandes puissances. Le bruit à haute fréquence est mieux traité avec des capuchons en céramique monolithiques (l'ESR est moins préoccupant car c'est juste votre impédance minimale réalisable). Les flux de puissance plus importants nécessitent des bouchons en tantale plus grands. Voir les performances de fréquence ici:

Vous pouvez utiliser la SFR (fréquence auto-résonnante) à votre avantage. Si vous rencontrez un problème avec, par exemple, une horloge de 1 GHz qui fuit, vous pouvez commencer par ajouter un autre cap de dérivation qui est auto-résonnant un peu plus haut que 1 GHz. 0402 10pF (par expérience, pas d'après le graphique) sont assez autonomes autour de 1 GHz.

Mais ce n'est qu'une partie de l'histoire. Que se passe-t-il à des fréquences plus élevées? L'inductance montée joue un rôle et c'est là que la disposition entre également en jeu entre les couches de la carte. Par exemple, une couche d'alimentation et une couche de masse dans la carte avec un capuchon SMD ont le modèle de boucle d'inductance monté suivant - affiché en rouge:

Dans un exemple de 2 avions (puissance / gnd) en FR4, vous pouvez voir qu'aux hautes fréquences, même le montage du condensateur peut faire une grande différence. La trace noire est sans capuchon. Le bleu et le rouge montrent deux topologies de montage différentes qui montrent des inductances de montage différentes.

Les anti-résonances peuvent causer plus de problèmes à des taux élevés. Et vous pourriez penser que vous ne vous souciez pas du bruit à 1 GHz +, mais la FCC pourrait le faire, et si vous voulez des bords propres sur vos signaux numériques de 500 MHz, alors vous allez avoir besoin de beaucoup d'harmoniques pour cette onde carrée. Par exemple, une horloge de 100 MHz pour avoir un temps de montée de 0,5 nS nécessite au moins une harmonique de 900 MHz.

Alors qu'en est-il du package lui-même? Vous avez des pilotes de sortie, des broches d'entrée, des fils de connexion, des broches de terre, des broches d'alimentation ... (fyi ecb = pcb)

Un modèle complet ressemblerait à quelque chose comme ça (y compris les effets de couplage croisé). Le plan de la cavité est l'endroit où le dé serait représenté. (Ignorez la partie avec l'équivalent L + R pour le paquet Bypass Cap - ce bit pour un ic lié avec une dérivation intégrée, ce qui n'est pas le cas pour cette question).

En utilisant des sondes micro-ondes, un analyseur de réseau haute fréquence et des appareils d'étalonnage TDR spéciaux, l'impact du boîtier en termes de plans de puissance / masse et de couplage croisé peut être estimé.

Maintenant, en plus de tout cela, nous avons votre question de savoir où mettre le bouchon. J'ai trouvé un bel article de Howard Johnson qui montre comment faire un modèle du système et comment l'analyser et le mesurer. Voici un exemple de disposition et comment regarder chaque partie et l'optimiser.

Malheureusement, la présentation ne passe pas en revue votre cas spécifique d'IC ​​à vias ou d'IC ​​à plafonner à vias. Vous pouvez jouer avec le modèle et voir celui qui fournit le plus de contournement, mais rappelez-vous les effets de plafonnement et le couplage puissance-plan de masse. Mon pari est que si la puce est votre source de bruit minimisant toute inductance entre la matrice et le capuchon fournirait les meilleurs résultats en supposant que les vias pour le capuchon sont également proches et symétriques comme le cas F.

EDIT: Il m'est venu à l'esprit que je devais résumer toutes ces informations. La discussion montre que de nombreux aspects du travail à haute fréquence nécessitent une attention particulière:

• type de condensateur choisi (taille du boîtier, matériau et valeur)
• la capacité et l'anti-résonance du plan Power-Ground lui-même
• l'inductance de montage des condensateurs (il existe des boîtiers spéciaux SMD haute fréquence comme ICD / X2Y)
• les conceptions numériques ont besoin d'une quantité surprenante d'harmoniques haute fréquence
• Type d'emballage IC
• enfin la mise en page

$L_2=L_4=0$$L_1=L_3=minimum$

$L_2=L_4\ne0$$L_1=L_3=small$

De plus, ce modèle montre pourquoi la disposition doit être aussi symétrique que possible pour rendre le capuchon de contournement plus efficace pour réduire à la fois le rebond du sol et les pointes d'alimentation en gardant les chemins de terre et les chemins d'alimentation aussi similaires que possible.

Votre objectif en plaçant le condensateur est de réduire l'impédance CA des rails d'alimentation. Vous voulez faire toutes ces choses:

• minimiser la résistance
• minimiser l'inductance
• maximiser la capacité

En supposant que les longueurs de trace sont raisonnablement courtes et épaisses, la résistance sera négligeable par rapport à l'inductance. Ajouter plus de capacité est facile. La minimisation de l'inductance est la partie difficile.

Le calcul de l'inductance est exactement complexe, mais il existe une règle empirique plus simple: l'inductance est proportionnelle à la zone entourée par la boucle dans laquelle circule le courant. Étant donné qu'aux hautes fréquences, l'inductance (et non la résistance) des rails d'alimentation est l'impédance la plus importante, votre objectif est de vous assurer que l'inductance à travers le capuchon de découplage est inférieure à l'inductance à travers tout le reste. Idéalement, par une grande marge, car ce que vous fabriquez essentiellement est un filtre qui atténue le bruit haute fréquence généré par le circuit intégré sur les rails d'alimentation.

^{simuler ce circuit - Schéma créé à l'aide de CircuitLab}

Si vous placez C1 en bas, vous ajoutez plus d'inductance à L3 en exigeant que le courant de bruit passe par des vias. C'est pire que de l'avoir au sommet, mais est-ce suffisant? Cela dépendra de votre application et de la quantité de bruit que vous pourrez tolérer.

Si vous allez avoir quatre vias comme dans votre disposition proposée, il serait préférable d'avoir tous les quatre connectés aux plans d'alimentation. Aussi, rapprochez-les le plus possible des pads, de sorte que vous n'ayez même pas besoin de traces pour les connecter. Cela minimisera l'inductance globale. Vous n'avez pas à vous soucier de faire passer les courants de bruit "devant" le condensateur. L'inductance des rails d'alimentation (L2) forcera le courant haute fréquence à le faire, car les rails sont tellement plus gros et ont beaucoup plus de boucles. Au lieu de cela, concentrez-vous sur la minimisation de l'inductance de votre condensateur (L1, L3).

En outre, gardez à l'esprit que bien que l'augmentation de L2 améliore le filtre, si vous le faites en éloignant les vias reliant le condensateur aux plans d'alimentation (comme dans votre exemple F), vous le faites en incluant une antenne cadre dans votre mise en page. Cela vous donnera de meilleures performances EMI et un pire rebond au sol. Si vous devez ajouter une impédance ici, utilisez une résistance ou une inductance à faible fuite. Cependant, je pense que cela est rarement nécessaire: inspectez une disposition à très grande vitesse comme une carte mère PC autour du processeur, et vous ne trouverez aucune L2 ou R2 au-delà de ce qui est inévitable et intrinsèque à la disposition. Si vous allez ajouter un autre composant, pourquoi ne pas ajouter un autre condensateur de découplage, qui doublera la capacité et divisera par deux les inductances indésirables?

Les charges électriques traversent de nombreux chemins.

J'essaie d'imaginer le chemin parcouru par les électrons à chaque fois que la puce tire une impulsion de puissance à travers une paire de broches d'alimentation - l'une positive, l'autre GND. Pour chaque condensateur sur la carte entière, les électrons voyagent dans un chemin fermé (un circuit) de ce condensateur à travers un chemin vers une broche d'alimentation, et sortent l'autre broche d'alimentation vers le même condensateur.

La zone de boucle totale de ce chemin fermé est proportionnelle à son inductance.

Les trajets avec moins d'impédance porteront automatiquement plus de charges. Tant que vous fournissez au moins un chemin à faible impédance, les charges en profiteront automatiquement.

Si ce chemin comprend un conducteur large comme un plan de masse, il existe de nombreux chemins possibles à travers ce plan. Au début de l'impulsion, les charges profiteront automatiquement de tout chemin particulier à travers ce conducteur minimisera la zone de boucle et l'inductance minimisée - c'est une bonne chose.

J'avais un PCB où les condensateurs pour l'ADC étaient sur le côté opposé de la carte de l'ADC. J'ai mesuré beaucoup moins de bruit après avoir enlevé ces condensateurs et ajouté des condensateurs aux broches d'alimentation de l'ADC du même côté de la carte. Ma compréhension est que l'amélioration est entièrement due à l'élimination de l'inductance via.

les deux vias se fermant aux broches du MCU dans l'image ci-dessus ne seront pas inclus dans le net de puissance et la couche gnd.

Il semble y avoir 4 cas.

1. Le condensateur se trouve sur les broches d'alimentation IC du même côté de la carte. La boucle va du condensateur, dans une broche d'alimentation, sur l'autre broche d'alimentation, pour revenir au condensateur. Pour la plupart des puces, cela donne la moindre zone de boucle, minimisant l'inductance.
2. Le condensateur se trouve sur le côté opposé de la carte, et les 4 vias entre celui-ci et la puce sont connectés aux plans d'alimentation et GND. La boucle va du condensateur, à travers 2 vias en parallèle, dans une broche d'alimentation, à l'autre broche d'alimentation, à travers les 2 autres vias en parallèle, pour revenir au condensateur.
3. Le condensateur se trouve sur le côté opposé de la carte, et les 2 vias entre celui-ci et la puce sont connectés aux plans d'alimentation et GND. La boucle va du condensateur, à travers un via, dans une broche d'alimentation, sur l'autre broche d'alimentation, à travers l'autre via, jusqu'au condensateur.
4. Le condensateur se trouve sur le côté opposé de la carte, et les 2 vias entre celui-ci et la puce sont soigneusement isolés des plans d'alimentation et GND. 2 autres vias connectent le condensateur aux plans d'alimentation et GND. Isoler les vias pour qu'ils ne se connectent pas à l'alimentation ou aux avions GND ne peut qu'augmenter l'impédance nette totale, ce qui aggrave le rebond de la terre - je ne vois aucune raison de le faire.

(2) et (4) ont les vias disposés exactement aux mêmes emplacements, occupant exactement le même espace.

Certains appareils numériques à haute vitesse et certains appareils analogiques de haute précision nécessitent que vous utilisiez (1) - les autres options ne fonctionneront pas du tout. Ces appareils le mentionnent généralement spécifiquement dans la fiche technique.

Certains appareils fonctionnent correctement avec les options (2) ou (3). Ils ont un pire rebond au sol et une pire EMI / RFI / EMC, mais si le résultat est toujours bien en dessous des limites FCC et fonctionne correctement, cela peut valoir la peine afin de simplifier le routage.

MODIFIER:

Stevan Dobrasevic. "Freescale Semiconductor AN2127 / D: directives CEM pour les systèmes de groupe motopropulseur automobile MPC500" dans "Figure 2 Application de placement de composants double face MPC55x" recommande le cas 2: condensateurs sur le côté opposé de la carte du processeur, avec le processeur et le des condensateurs connectés directement aux plans positif et GND avec plusieurs vias.

Le découplage est l'un des sujets les moins bien compris en ingénierie.

"Éviter le bruit dans un PCB" contient quelques conseils pour éviter le bruit sur un PCB. En particulier, "le partitionnement et la disposition d'un circuit imprimé à signaux mixtes" par Henry W. Ott montre exactement où se trouvent les "courants de bruit", explique pourquoi une isolation soigneuse des terrains rend parfois les choses un peu mieux, et comment résoudre le problème réel (et la connexion tous les motifs ensemble pour former un plan de masse solide) est le meilleur. Isoler soigneusement un via (ou toute autre partie du plan GND) du plan GND est contre-productif.

Soit (a) ce chemin est le chemin de l'inductance minimale, et peu importe si vous isolez soigneusement ce via de GND ou non - la plupart d'entre eux empruntent le même chemin, qu'il y ait ou non une connexion à GND. Ou (b) il existe un autre chemin qui a une zone de boucle plus petite, donc moins d'inductance, auquel cas isoler soigneusement cette via de GND aggravera (plus grande) cette inductance et aggravera EMC / EMI / RFI.

Placer un condensateur de découplage, peu de choses:

1. Il doit être physiquement aussi proche que possible de la broche d'alimentation du circuit intégré.
2. Les traces reliant le decap aux vias PWR et GND doivent être épaisses et aussi courtes que possible.
3. Vient ensuite si doit être placé en haut ou en bas? la réponse est que le décapage doit être placé à proximité du plan de puissance, afin qu'il puisse facilement exploiter la puissance fournie au circuit intégré. Exemple: si la couche 2 de TOP est le plan de puissance, placez IC sur la couche TOP, si la couche 3 est de plan de puissance depuis TOP, placez IC sur la couche inférieure. pour des empilages symétriques.
4. Étant donné que les décapsulages agissent également comme réservoir pour stocker la charge, les condensateurs à valeur ESR (résistance en série efficace) inférieure comme le tantale SMD, donnent de meilleures performances que ceux à trou traversant.