Ampli mesure la torsion de la carte (malheureusement!)

Eh bien, c'est un dur à cuire - quoique assez simple. Quelqu'un a-t-il de l'expérience avec la torsion de la carte affectant votre circuit?

Nous avons une conception de carte qui est censée mesurer une cellule de charge. Nous avons enfin repéré un défaut de précision du système jusqu'au circuit intégré de l'ampli. Lorsque nous tournons la carte, l'ampli IC change sa sortie.

_

RM ajouté:

Circuit:

Fiche technique ici

Le gain est de 100 000 / R7 = ~ 454,5 selon la fiche technique p15.

J'obtiens + 80mV quand je tourne la planche de ses 4 coins. J'utilise la quantité de torsion que j'utilise pour déverrouiller ma voiture avec ma clé de voiture. J'obtiens -80mV quand je tourne dans l'autre sens. La quantité de torsion est proportionnelle à la variance de la tension de sortie.

Alternativement, si je mets, disons, une pression de crayon typique sur le dessus du CI, j'obtiens + 20mV. Il s'agit du coin le plus sensible du CI près de la broche 1.

Pour isoler le circuit de l'ampli, j'ai court-circuité son entrée et en ai déconnecté d'autres circuits afin que ce que vous voyez dans le diagramme soit ce que nous testons.

Je suis coincé. Quel principe de physique provoquerait cela? Comment puis-je l'empêcher?

Remarques:

1. Il s'agit d'une défaillance du système et non d'une défaillance d' une seule carte . Cela se produit sur toutes nos planches.
2. J'ai essayé de ressouder les broches. Ce n'est pas ça le problème.
3. Ce n'est pas la résistance de gain R7. J'ai mis cela sur de longues pistes pour tester sa torsion séparément. Le tordre ne fait aucune différence.
4. La résistance R7 est de 220 ohms ce qui équivaut à un gain d'ampli de 456
5. Le rail d'alimentation, AVdd, mesure régulièrement à 3,29 V
6. L'IC est le standard AD623ARM (boîtier uSOIC)
7. Pour ceux qui doivent vraiment le voir, voici le tableau - bien que je crains qu'il ne soulève plus de harengs rouges que de réponses:

Il existe des effets connus comme celui-ci qui doivent être pris en compte pour les circuits de haute précision. Les gradients thermiques peuvent également avoir des effets néfastes, l'orientation des composants à travers ou le long des contraintes et des gradients thermiques, etc.

Bien sûr, nous devons faire des suppositions car nous ne pouvons pas savoir par magie ce qu'il y a dans le paquet. Mais une supposition éclairée est que la matrice est liée par eutectique ou collée de manière très rigide au fond de la cavité de l'emballage. Un petit emballage SOIC est très non conforme (c'est-à-dire rigide), de sorte que les contraintes se traduisent directement dans le fond de la cavité de la matrice de l'emballage, puis à travers la matrice se fixent dans le substrat en Si. Le stress peut nuire aux performances de Si en affectant la mobilité électron / trou et Si a une résistance piézoélectrique connue (par des effets similaires des changements de réseau).

En fait, Intel utilise une contrainte localisée pour augmenter les performances des transistors PMOS à certains nœuds de processus. Lors de la disposition des circuits de précision in silico, il est recommandé que les amplificateurs sensibles en Si ne soient pas recouverts de couches métalliques afin que les transistors ne soient pas affectés négativement. (mais ici c'est un problème de correspondance).

pour tester l'hypothèse: je recommande de dessouder l'amplificateur, puis d'attacher de courts talons de PTH (la résistance fonctionnerait) pour soulever le boîtier du PCB afin que la contrainte ne se traduise pas dans le boîtier. Une fois que vous avez joué avec cela et que vous l'avez rallumé. Vous devriez voir un changement et donc une vérification. UTILISEZ les nouvelles "jambes" en tant que membres conformes. Ou utilisez une tresse de soudure si vous voulez vraiment vous laisser emporter.

Solutions? une version DIP de la même pièce aura moins de problème car les leads sont conformes. Dans ce cas, l'utilisation d'un composé thermique conforme sous l'emballage pour évacuer la chaleur peut être utilisée.

Vous devez également considérer la conception de votre carte comme un facteur contributif. Peut-être que l'utilisation de raidisseurs (dans la conception existante) comme test aidera à éliminer / étudier le problème. Je ferais des morceaux de FR4 plus rigides en époxy (sur le bord) juste pour voir.

Vous avez un gain assez important sur l'ampli-op. Les 80mV que vous voyez correspondent à environ 100uV en entrée! Tout ce que vous faites qui met 0,1 mV supplémentaire sur une entrée expliquera votre observation. Le simple fait de toucher la planche au mauvais endroit pourrait le faire.

La réponse simple est "ne tordez pas le tableau". Montez-le de manière à ce que ce ne soit pas le problème, peut-être d'un coin.

Je suis curieux. Vous voyez un problème statique ou un problème dynamique? Le montage d'une carte est une chose statique, qui ne devrait pas changer avec le temps. Le décalage d'entrée (si c'est ce que c'est) que vous voyez lorsque vous tournez la carte est bien conforme aux spécifications de l'AD623 à ce gain. Si un STATIC 80mV sur la sortie est un problème ici, vous avez spécifié la mauvaise puce. Cela ne veut pas dire que vous vous attendez à une intervention mécanique pour modifier le décalage d'entrée, bien sûr, simplement qu'un décalage statique de cette taille est attendu avec ce CI.

Certaines des autres réponses contiennent de bonnes suggestions, mais en voici une de plus. Lorsque j'entends que le stress physique modifie les performances d'un circuit, je soupçonne immédiatement des condensateurs sur la carte. Les condensateurs sont notoirement sensibles aux contraintes et peuvent facilement induire des signaux dans des circuits de précision comme celui-ci en raison de contraintes ou de vibrations.

Cependant, votre circuit tel qu'il est dessiné ne contient aucun condensateur aux endroits où il devrait être en mesure de le faire.

Cela me fait penser qu'il y a des condensateurs dans votre circuit que vous n'avez pas dessinés.

Celui qui me vient à l'esprit est le parasite entre les entrées de l'amplificateur (broches 2 et 3) et tout plan d'alimentation ou de masse à proximité. Il est courant de placer des ouvertures dans les plans de puissance et de masse sous les nœuds à haute impédance dans un circuit de précision comme celui-ci. Dans le cas de l'AD623, les entrées ont une résistance d'entrée équivalente à environ 2 Gigohm, et vous appliquez également un gain élevé à tout signal induit (différentiellement) sur ces broches.

Si vous n'avez pas coupé l'alimentation / la terre en dessous de vos broches d'entrée AD623 (et du cuivre qui y est connecté), la tension de la carte changera la valeur de la capacité parasite, provoquant le déplacement de la charge, et je pourrais imaginer que cela crée le type de signaux de décalage que vous voyez.

Cette hypothèse est un peu moins probable étant donné que vous testez avec les broches d'entrée court-circuitées ensemble, mais je vérifierais si les autres problèmes ne se vérifient pas.

Ok, permettez-moi de résumer. Les réponses concernant «l'effet de jauge de contrainte» ou l'effet de la contrainte du silicium sur la mobilité semblent être correctes. L'effet de la contrainte sur les entrées est multiplié par le gain de l'ampli.

J'ai complètement retiré le paquet de la carte et l'ai testé sans carte en câblant les fils de celui-ci à un pain. Le stress sur la puce seule a toujours le même effet.

Mes tests supplémentaires montrent que le package uSOIC que j'utilise est environ 10 fois pire (plus sensible au stress) que le package DIP. Ceci est cohérent avec l'écart spécifié dans la fiche technique pour la partie uSOIC. Je pense que je peux utiliser un spin de carte SOIC standard suivant.

Certains de mes amis ont fourni les deux réponses suivantes que je vais inclure pour référence:

[Greg Bauer]: Je me demande si cela est dû à une déformation du circuit intégré (comme vous le pensez sans doute) qui entraîne une réaction de jauge de pression ou de jauge de contrainte équivalente dans le silicium de l'extrémité avant de l'amplificateur. Comme l'amplificateur aura ses propres entrées différentielles, tout effet sur ce déséquilibre provoquera une variation des tensions de décalage d'entrée qui sont ensuite amplifiées (par un gain en boucle ouverte?) Puis sur la sortie.

Je devrais peut-être y réfléchir un peu plus.

Je sais que dans les temps anciens où les semi-conducteurs étaient des roches et des dinosaures régnaient que si vous mettiez la pression sur la pièce en silicium dans un ampli opérationnel 2N3055 ou LM301, vous obteniez des effets intéressants - en fait, l'onde sonore pointée sur une boîte métallique old school LM301 avec le couvercle retiré ramasserait comme un microphone très très incroyablement médiocre (jouait avec ces amplis op en ~ 1976).

[Gary Anderson]: Il semble que vous utilisiez votre amplificateur comme jauge de contrainte. Lorsque vous tournez la carte, vous tournez également la puce de l'amplificateur, ce qui entraînera de légers changements dans les résistances à l'intérieur de l'amplificateur. Les oscillations de 80 mV sont conformes aux spécifications de cette pièce. (Tension de décalage d'entrée 200µV fois 454 = 90mV.)

Avez-vous un problème avec la flexion de la planche dans son application? Si tel est le cas, vous devrez peut-être router les emplacements de votre carte pour déstresser les parties sensibles. Mieux vaut ne pas plier la planche.

Vous ne pouvez pas vous attendre à faire un test judicieux avec l'AD623 configuré dans votre schéma de circuit. Bien que vous ayez des entrées court-circuitées ensemble, elles doivent avoir la possibilité de "libérer" leurs courants de polarisation d'entrée respectifs à la terre: -

Je ne dis pas que votre véritable circuit de travail est problématique dans ce domaine - juste votre configuration de test. Cependant, si votre "bon" circuit n'a pas de composants capables de supprimer ces courants de polarisation, vous aurez ce genre de problèmes.