Existe-t-il un raisonnement lié à la configuration PCB derrière le package de mémoire DDR et son encombrement?

Les packages BGA DDR ont une empreinte unique. Il y a deux colonnes de tampons des deux côtés de l'appareil et une colonne vide entre les deux.

Y a-t-il un raisonnement derrière le placement de ces plots (en termes de disposition des PCB), ou est-ce juste une conséquence de la conception de la puce en silicone ddr3?

Plus précisément, ce que je me demande, est-ce qu'il y a des trucs / astuces / directives pour placer les modules DDR des deux côtés de la carte, directement en face ou très près l'un de l'autre?

Vous pouvez jeter un oeil à une puce DDR3 et une photo Xray de la même puce ici: http://chipworksrealchips.blogspot.com/2011/02/how-to-get-5-gbps-out-of-samsung.html

Vous pouvez voir que la mémoire est organisée le long d'une colonne vertébrale centrale et que le tampon est placé le long de cette colonne vertébrale. Je ne peux pas vous en dire plus sur l'agencement interne car ce n'est pas mon domaine d'expertise.

Pour la disposition des circuits imprimés DDR, vous pouvez lire cette note d'application:

• Freescale AN 111: http://www.freescale.com/files/training_pdf/VFTF09_AN111.pdf

Pour le placement des puces, c'est plus un problème d'intégrité du signal car les timings sont sensibles. Si votre PCB et vos technologies de processus vous permettent un placement et que votre conception est conforme à la norme DDR / DDR2 / DDR3 (principalement des contraintes de temps), vous êtes libre de l'accompagner.

Je n'ai pas vu de carte avec des mémoires DDR3 pour le moment, je n'ai travaillé qu'avec une carte avec des puces DDR2. Les cinq puces ont été placées du même côté (côté identique ou opposé du CPU) et côte à côte.

Je ne peux que vous recommander de simuler votre conception DDR pour être sûr que votre placement et votre routage sont corrects.