Voici un moyen quantitatif de déterminer les limites de la résistance de terminaison de grille acceptable pour les MOSFET de puissance. Rg
Ce sera une approche paresseuse paresseuse paresseuse ( ). Alors: L3
- Modèle FET très simple, juste , et inclus. CgdCgsRg
- Les condensateurs FET sont considérés comme linéaires uniquement.
- La porte FET a été abaissée à la source via .Rg
- Vds forçant une tension pas plus compliquée qu'une rampe linéaire sera utilisée.
L’intention d’une approche ( ) est d’obtenir un maximum de perspicacité / d’utilité avec un minimum d’effort, en utilisant un modèle aussi simple que possible, mais néanmoins significatif. L3
Le modèle est un simple diviseur capacitif avec tirage résistif. été résolu pour le domaine fréquentiel, puis transformé de Laplace inverse pour le domaine temporel. Vgs
Ce modèle analyse trois conditions de fonctionnement:
- Une tension apparaît sur le drain à la source alors que = . C'est une condition qui ne devrait jamais se produire dans un circuit réel, mais il est instructif d'y penser. Rg∞
- La porte se termine à la source par avec une valeur finie, alors que tout changement en lent et peu fréquent. Chaque FET utilisé passe du temps dans cet état. Par exemple, au démarrage, tous les FET passent par une période où ils doivent être éteints et toute modification deRgVdsVds se produit sur plusieurs millisecondes. Au cours de ce type d'opération, le FET est essentiellement un dispositif passif.
- Commutation fréquente de temps de montée et de descente avec ayant une valeur finie. La plupart des FET finissent par passer plus de temps dans cette condition. Rg
1. La non terminée Gate: = ∞Rg∞
Après avoir réglé = ∞ : Rg∞
= C gd V dsVgsCgdVdsCgd+Cgs
Donc, dans ce cas, est simplement une version mise à l'échelle de V ds et le facteur d'échelle est le diviseur capacitif de C gd et C gs . Pour l'IRF510: VgsVdsCgdCgs
= 100 V C gd = C rss = 20pF C gs = C SSCI - C gd = 135pF - 20pF = 115pF V GTH-min = 2V Vds-max
CgdCrss
CgsCcissCgd
Vgth-min
Pour une tension drain source supérieure à 14V, sera supérieure au seuil de 2V et la partie commenceront à la conduite. Peu importe la façon dont la tension apparaît sur le drain, juste que c'est là. C'est assez évident pourquoi personne ne laisse jamais une porte FET sans fin. Vgs
2. FET désactivé pendant le démarrage du système: = quelques valeurs finiesRg
Permettant à d’être une valeur finie variable: Rg
= C gd V dsSlp R g ( 1 - e - tVgsCgdVdsSlpRg(1−e−tRg(Cgd+Cgs))
est la pente ou la rampe linéaire forçant la tension (en volts / seconde) entre le drain et la source. Si V ds augmente de 0 à 25 V en 2 millisecondes, R g devra être inférieur à 11 MOhms pour que V gs reste en dessous du seuil de 2 V et reste inactif. VdsSlpVdsRgVgs
Ces faibles taux de changement (dans les 1 à 10 milli-seconde gamme) pour sont pourquoi Olin Lathrop peut correctement dire R g valeurs de 1kOhm, 10kOhm ou 100kOhm doit travailler. Donc, oui pour un pull passif afin de garder un FET éteint lors du démarrage du système ou une autre application basse commutation dV / dt rarement commutée, presque n'importe quelle résistance kilo-ohm fera l'affaire.VdsRg
Pourquoi même perdre du temps à regarder ça? Si c'est tout ce que nous avons, nous pouvons tous nous retourner, nous rendormir et être heureux. Mais, il y a beaucoup plus que cela, alors regardons un peu de cela ensuite.
3. Exigences avec dV / dt élevé au drain de la source - Le problème dV / dtRg
Presque tous les FETs finissent par être fréquemment commuté, entre 10KHz et 500KHz, avec la montée court et temps de chute transitions. La plupart des FET seront désactivés dans 20 à 100 nanosecondes, et c’est là que la terminaison de la porte devient importante. Let look à la IRF510 avec V ds augmentation linéaire de 0 à 25V dans 50 nano-secondes. En utilisant l'équation de la condition 2 ci-dessus: VdsVds
= (20PF) (25V / 50nsec) Rg ( 1 - e - 50 nsecVgs(20pF) (25V/50nsec) Rg(1−e−50 nsec(20pF + 115pF) Rg)
RgVgsRg
RgVdsVdsVds
Vds
Rg
Rg
CgsCgdVds
Pour un circuit résonnant série LC:
ZoRZoLC−−√
CgsZoRgZoRgZo
Quelques points à garder à l'esprit
- Rg
- RgRgRg−maxRgRg−min
- Tous les FET présentent des effets dV / dt, en particulier des pièces technologiques plus anciennes.
Considérez ceci comme la connaissance minimale requise sur la résistance du circuit de porte dans les MOSFET.