Comment les portes logiques sont-elles créées électroniquement?


27

Nous avons donc des portes ET, NON, NAND, NOR, OU, mais comment sont-elles créées électroniquement / électriquement?

Par exemple, qu'est-ce qui fait que NOT gate n'inverse pas la valeur?


4
Hors transistors .
Dean

Voici un article de blog que j'ai écrit qui montre comment fabriquer physiquement les circuits à partir de transistors et explique pourquoi ils fonctionnent. J'ai trouvé qu'il était plus facile à comprendre après avoir pratiquement fait alors plutôt que de simplement lire la théorie. Les circuits sont basés sur des schémas d' ici .
insano10

Réponses:


61

J'ai transformé cela en un wiki communautaire afin que nous puissions collecter des implémentations de portes logiques cool auxquelles se référer à l'avenir.

Pour commencer, vous devez comprendre les transistors de manière simple. Je traiterai du CMOS puisque 99% de toute la logique qui a jamais existé (en nombre) existe en tant que CMOS.

Il existe deux types de transistors utilisés, PMOS et NMOS, voici leurs symboles: Fig. 1

Les transistors sont des sources / puits de courant à commande électrique. Le PMOS fournira du courant (la ligne pointillée sur le diagramme montre le flux de courant lorsqu'il est allumé) à partir d'une alimentation (reliée à la source) à travers le drain et dans d'autres circuits lorsque la tension de la grille est inférieure à la source. Le NMOS coulera le courant dans la terre à travers le drain dans la source (que dans ce cas, vous devriez considérer comme un puits).

Veuillez noter que j'ai pris quelques libertés avec les noms pour des raisons de clarté.

Le PMOS est généralement connecté à une tension positive et le NMOS est généralement connecté à des tensions négatives généralement mises à la terre.

Fait intéressant, vous pouvez empiler les appareils pour créer diverses fonctions. Empiler deux PMOS donne une source de courant qui est contrôlée par deux tensions, empiler deux NMOS donne un puits de courant qui est contrôlé par deux tensions.

entrez la description de l'image ici

Notez que la tension en A (nous l'appellerons A) et les deux doivent être inférieures à + V pour que le courant circule. Notez également que C et D doivent être plus élevés que Ground (ce symbole de triangle hachuré drôle) pour que le courant soit descendu (coulé?). Vous pourriez dire «Les deux A et B doivent être faibles pour que le courant circule» et «Les deux C et D doivent être élevés pour que le courant circule».

Tout comme vous pouvez "empiler" (en fait, les mettre en série), vous pouvez mettre en parallèle des appareils. entrez la description de l'image ici

Vous pourriez dire que "soit A OU B peut être faible pour que le courant circule" pour le PMOS et vous pourriez dire que "soit C OR D peut être élevé pour que le courant circule" pour le circuit NMOS.

Vous remarquerez que nous utilisons déjà un langage logique pour décrire la fonction (ET, OU) alors maintenant nous pouvons commencer à reconstituer les circuits.

Tout d'abord hors de l'inverseur:

entrez la description de l'image ici

Lorsque Vin est au sol, le PMOS est allumé et peut générer du courant, mais le NMOS est éteint et ne peut pas absorber de courant. En conséquence, la broche Vout essaie de charger une capacité disponible et charge cette capacité jusqu'à ce qu'elle atteigne le niveau V +.

De même, lorsque le Vin est élevé, le NMOS est allumé et peut absorber du courant, mais le PMOS est maintenant éteint et ne peut pas fournir de courant. en conséquence, la broche Vout essaie de retirer la charge de toute capacité disponible et décharge cette capacité jusqu'à ce qu'elle atteigne le niveau du sol.

Un "haut" sur l'entrée donne un "bas" sur la sortie, un "bas" sur l'entrée donne un "haut" sur la sortie. Ça s'inverse!

Si vous regardez le symbole du PMOS et du NMOS, vous voyez que la porte ressemble à un condensateur sur le symbole. Ceci est délibéré car un transistor MOS EST un condensateur et c'est principalement cette capacité qui est chargée et déchargée pendant le fonctionnement. Le courant est le flux de charge par temps et la capacité est le stockage de charge par tension. Les transistors transforment la tension de grille en courants contrôlés qui chargent et déchargent ensuite les capacités de grille qui transforment ce changement de charge en un changement de tension.

Maintenant, pour les deux premières portes d'entrée, la porte NAND:

entrez la description de l'image ici

La «pile» NMOS ne fera que jamais descendre le courant sous une seule condition, et c'est à ce moment-là que les DEUX A et B sont élevés. Notez que pour cette condition, les deux PMOS sont éteints (c'est-à-dire qu'ils ne fournissent pas de courant). Donc, dans cette condition, Vout va baisser le courant et la Vout sera faible.

Dans toutes les autres conditions, au moins l'un des PMOS fournira du courant et la pile NMOS ne pourra pas absorber de courant. La sortie est alors chargée et Vout = haut.

A B Out
0 0 1
0 1 1
1 0 1
1 1 0

Cette table de vérité montre que si non (A&B) AKA NAND. 0 = gnd, 1 = V +.

Pour devenir une porte ET, il vous suffit d'inverser la sortie.

entrez la description de l'image ici

Et c'est la table de vérité:

A B Out
0 0 0
0 1 0
1 0 0
1 1 1

Et à côté de la porte NOR

entrez la description de l'image ici

J'espère que maintenant vous devriez pouvoir obtenir la table de vérité vous-même.

C D Out
0 0 1
0 1 0
1 0 0
1 1 0

Il y a une symétrie agréable de NOR à NAND. la structure est une simple inversion.

Maintenant le OU

entrez la description de l'image ici

et table de vérité

C D Out
0 0 0
0 1 1
1 0 1
1 1 1

L'extension des conceptions à des entrées d'ordre supérieur est facile, comme le montre une NAND à 3 entrées.

entrez la description de l'image ici

En plaçant NMOS et PMOS dans des combinaisons série / parallèle, vous pouvez implémenter diverses fonctions logiques au niveau du transistor. Cela est souvent fait pour l'efficacité de la zone, l'efficacité énergétique ou même pour la vitesse. Ces fonctions n'ont pas besoin d'être strictement des fonctions AND, OR ou Xor. Ce qui suit est connu comme une porte ET / OU:

entrez la description de l'image ici

et a la table de vérité suivante.

C A B Out
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1

Au moins vous pensez que c'est la seule façon de mettre en œuvre ces fonctions, je vais vous présenter un appareil qui s'appelle la porte de transmission.

entrez la description de l'image ici

Les portes NMOS et PMOS doivent être conduites en opposition pour fonctionner correctement.

Voici un exemple de circuit de ce que vous pouvez faire avec un NMOS supplémentaire.

entrez la description de l'image ici

Ici / A = Pas (A) en logique numérique

A + B = A OU B

A * B = A ET B

Vous pouvez donc voir qu'en utilisant seulement 3 transistors, vous pouvez implémenter A OU B. ÊTRE averti que ce circuit a de graves effets secondaires et n'est généralement pas utilisé. Mais c'est quand même illustratif.

voici toute une collection de fonctions logiques basées sur TG:

entrez la description de l'image ici

Il existe également Pass-Transistor-Logic ou PTL. Un exemple de cela:PTL


13
Je l'ai écrit moi-même car EE.SE est censé être autonome et les liens sont généralement mal vus. De plus, je l'ai transformé en wiki communautaire afin qu'à l'avenir, des idées sympas puissent être collectées ici.
espace réservé

1
Super réponse !!!
wim

2
Il convient de noter que de nombreuses situations nécessitent une fonction pour NAND ensemble les sorties de quelques portes OU, ou NOR ensemble les sorties de quelques portes NAND. Une expression comme celle-ci (A or B) nand (C or D)peut être implémentée dans un seul niveau de logique en utilisant huit transistors - beaucoup plus efficacement qu'en utilisant deux portes «ou» à part entière et en NAND le résultat.
supercat

Quels sont les «effets secondaires graves» de la mise en œuvre du TG OR?
apalopohapa

@apalopohapa: Le plus grand effet secondaire est que les circuits logiques TG peuvent parfois conduire en arrière leurs entrées, au moins momentanément. Je pense que le "/ A" en haut du "TG" ou l'implémentation devrait être "/ B". Supposons que c'est le cas, et A et B commencent tous les deux bas. Initialement, A et B seront connectés à la sortie et donc l'un à l'autre . Si un front montant sur A se produit avant un front descendant sur / A, alors le courant de A pourra remonter vers B. De tels retours, même s'ils sont brefs, peuvent provoquer des comportements de circuit indésirables.
supercat

2

La porte NOT en particulier dans CMOS se compose de dispositifs complémentaires PMOS et NMOS qui sont configurés pour inverser la sortie.

Le meilleur conseil que je puisse vous donner est de consulter le livre Digital Integrated Circuits . Il contient tout ce que vous voulez savoir sur la conception de la logique au niveau du transistor.


2

Utilisation de RTL (Resistor-Transistor Logic).

De plus, certaines portes sont fabriquées en combinant des portes. Par exemple, un XOR est un (OU) ET (PAS ET). De plus, une NAND n'est qu'un ET inversé.

Un onduleur et un NOR: http://en.wikipedia.org/wiki/Resistor%E2%80%93transistor_logic
Un OR est un NOR inversé.
Un ET est un NOR avec des entrées inversées.
Un NAND est un ET inversé.
Un XOR est un OU ET avec un NON-ET.
Un NXOR est un XOR inversé ou un ET OU avec un NOR.



1

Vous le comprendrez probablement mieux si vous avez une représentation visuelle de ce qui se passe dans les portes logiques. L'un des meilleurs endroits pour cela est cet excellent simulateur interactif falstad . Il est basé sur Java et exécuté à partir de votre navigateur.

En utilisant notre site, vous reconnaissez avoir lu et compris notre politique liée aux cookies et notre politique de confidentialité.
Licensed under cc by-sa 3.0 with attribution required.