Une horloge de 10 GHz est-elle requise pour piloter une broche série de 10 Go?

Je lis sur le PHY Ethernet 10 Gb / s pour FPGA Altera (fiche technique ici ). J'ai été impressionné de savoir qu'au niveau matériel, le 10Gb / s se fait en série .

Naïvement, je pense que pour faire 10Gb / s en série, il faut une horloge à 10GHz. Cependant, 10 GHz semble terriblement élevé pour une horloge, et la fiche technique ne spécifie nulle part une horloge à 10 GHz.

Comment s'effectue la communication série à 10 Gbit / s? Quelles horloges entraînent de tels transferts?

serial ethernet clock-speed

— Randomblue
source

Ils fonctionnent maintenant à 28 Gbit / s. Incroyable 10GHz + doit être modulé avec un code RLL approprié comme 8B10B. Je n'ai vu aucune spécification, mais l'arséniure de gallium sur substrat de diamant vient à l'esprit à ces fréquences avec laser sur fibre monomode et multimode en modulation simple ou en quadrature.

— Tony Stewart Sunnyskyguy EE75

Notez que vous pouvez avoir des symboles multi-bits, donc si au lieu d'utiliser des niveaux binaires vous utilisez un codage à 4 niveaux, vous divisez par deux la fréquence de symbole requise, au détriment de la marge de bruit et de la complexité du circuit. Je ne sais pas si cela s'applique à Ethernet, cependant.

— clabacchio

en fait 10 + Gbps utiliseront 64B / 66B où 8B10B est pour 1Gbps et beaucoup moins. Oui, ils utilisent un ADC à très haute vitesse: ADC à 5 bits, 4,25GS / s à 3 bits, 17 GS / s

— Tony Stewart Sunnyskyguy EE75

Je n'en sais pas grand-chose, mais certains travaux de recherche et développement dans ce domaine utilisent CMOS 40 nm et 28 nm pour l'horloge et les données SERDES.

— Tony Stewart Sunnyskyguy EE75

Sur les pièces Altera, vous fournissez une horloge de base de référence comme 156,25 MHz. Ensuite, la section émetteur-récepteur a une PLL qui porte la fréquence à la moitié, je pense. Ce sera donc 5 Ghz pour la liaison 10Gb / s. Ou il peut être inférieur si au lieu d'avoir un lien 10 Gb / s, vous le divisez en 4 voies comme nous le faisons pour l'interface XAUI. Cette horloge et les données parallèles sont introduites dans le sérialiseur et sortent des données série de 10 Gbit / s. C'est l'essentiel de toute façon. Vous pouvez en savoir plus sur le fonctionnement des émetteurs-récepteurs Altera ici .

Voici une découpe de leur documentation.

entrez la description de l'image ici

— Some Hardware Guy
source