Quelqu'un peut-il expliquer l'intérêt de ce double ensemble PNP / NPN?

J'aime me considérer assez expérimenté dans la conception électronique, mais après avoir été engagé pour revoir ce schéma, je suis un peu perplexe. Il s'agit essentiellement de l'étage de sortie d'une alimentation boost:

J'ai dessiné des lignes rouges pour symboliser où le courant circule réellement. Le MOSFET Q2 en haut à gauche est logique (bien qu'il n'y ait pas de résistance de base pour Q3, ce qui est la première erreur que j'ai signalée. 3,3 V d'un micro directement à une diode émettrice de base de 0,7 V, youch!). Ce n'est qu'un interrupteur d'alimentation P-FET.

Ce qui est plus étrange, mais c'est après cela - la paire Q4 / Q5. Q4 est un autre transistor dopé P agissant comme un interrupteur, mais le filet pilote sa base en Q5 - et qu'est-ce qui motive Q5? La sortie de Q4! C'est un paradoxe si vous me demandez. Il y a deux principales préoccupations de ma part:

1. La première est, quel est le point réel de cela? La seule chose à laquelle je peux penser est, en supposant que Q4 (et donc Q5) s'allume par "défaut" si la sortie + Vout est court-circuitée à GND, cela désactive Q5, qui désactive Q4, qui déconnecte directement la tension de sortie du court-circuit. audit GND. Très bien, si c'est à ça que ça sert - si ce n'est pas le cas, veuillez me corriger?
2. La seconde est, en supprimant mon hypothèse, est-ce que cela va même commencer en premier lieu? Si Q4 était un P-MOSFET en mode d'épuisement, je dirais oui car ce serait "on" par défaut, laissez le 12V passer à l'état "initial", puis allumez Q5 jusqu'à ce que la sortie + Vout soit court-circuitée à GND. Dans ce cas, mais, ce n'est qu'un PNP BJT simple qui, à moins que je ne sois fou, est "désactivé" par défaut. Ainsi, il ne s'allumera jamais.

Merci. Tout renseignement provenant de personnes serait formidable, car il semble être un petit outil pratique pour prévenir les surintensités de court-circuit (bien que ces jours-ci, ce type de protection soit intégré à de nombreuses puces en interne). Mais il me semble qu'il n'a pas tout à fait été exécuté correctement, et il doit plutôt y avoir un MOSFET en mode d'épuisement, de sorte qu'il a au moins un état initial défini.

Comportement:

Le circuit est un verrou.

En supposant que la tension de démarrage aux bornes de C5 est de 0 V et Q2 est activée, Vbe de Q5 est de 0 V et restera de cette façon, sauf si une autre partie (non illustrée) du circuit augmente la tension du réseau + Vout, allumant Q5 puis Q4 .

De là, je vois deux réponses possibles:

• C'est une étrange façon d'activer une sortie d'un autre endroit, qui est trop compliquée;

• C'est une mauvaise conception

Moi (et tous les commentateurs) serais favorable à la deuxième théorie, qui est confirmée par quelques autres éléments, comme l'absence d'une résistance de base sur Q3 ou un filtrage global.

En conclusion, vérifiez le reste du schéma pour quelque chose qui pourrait boostrap + Vout, ou d'autres exemples de circuits copiés-collés qui n'appartiennent pas.