Comment ces faibles courants d'entrée d'ampli-op sont-ils possibles?

Je comprends que les amplificateurs opérationnels ont de faibles courants d'entrée; c'est l'une de leurs caractéristiques déterminantes. Mais en regardant la fiche technique du LMC6001 (appelé de manière amusante un "amplificateur de courant d'entrée ultra-ultra-faible" parce qu'un seul ultra ne suffisait pas), je dois me demander: comment les <censurés> obtiennent-ils des courants d'entrée si bas‽

Le LMC6001 revendique un courant de polarisation d'entrée maximal à 25 ° C de 25 femtoampères . Avec sa tension de décalage d'entrée nominale de 10 mV entre les broches, cela équivaut à une résistance de 400 GΩ entre les entrées, qui sont deux broches adjacentes sur un boîtier SOIC. Et les résistances d'entrée-puissance équivalentes sont encore plus élevées!

Et puis, si vous regardez les comparateurs, c'est encore plus impressionnant. Prenons par exemple le TLV7211 , où les résistances d'entrée à entrée et d'entrée à puissance équivalentes sont de l'ordre de 100 TΩ, tout en étant dans un boîtier SC-70 encore plus petit. Comment cela n'est-il pas dominé par les courants de fuite à travers le PCB et l'emballage?

L'impédance d'entrée ne peut pas être comparée directement avec le courant de fuite.

$\Omega$

Ce sont des MOSFET et une fuite de grille presque nulle est tout à fait normale. N'oubliez pas que vous pouvez stocker la charge pendant 100 ans dans une mémoire non volatile juste avec un peu de charge sur une minuscule capacité de grille. La réalisation la plus impressionnante est de fournir tout type de protection de barrière dans le cadre de cette exigence de fuite. Je soupçonne qu'ils peuvent avoir un circuit d'amorçage intelligent pour minimiser les fuites. Vous pouvez rechercher des brevets pour voir s'ils ont divulgué quelque chose de pertinent (ce serait un brevet National Semiconductor).

Il existe des options d'utilisation des PCB FR4, qui ne sont pas parfaits même lorsqu'ils sont parfaitement propres (et sont facilement contaminés par certains flux pour avoir des fuites relativement massives). Voici un document qui aborde certains des problèmes. Je pense que Bob Pease avait également quelques bons trucs et astuces pour obtenir de faibles fuites. Vous pouvez éviter un PCB entièrement pour la broche à faible fuite et utiliser une entretoise en PTFE (téflon), par exemple.

Ils obtiennent des courants d'entrée si faibles en utilisant correctement les transistors CMOS. Il y a un compromis majeur sur la vitesse. Vous ne trouverez pas d'amplificateurs opérationnels GHZ CMOS.

La disposition du PCB DOIT inclure 2 options dans la conception. Les garde-corps entre les broches d'entrée empêchent les courants de fuite des rails d'alimentation à proximité de provoquer des décalages et du bruit dans les sorties. L'option 2 signifie l'utilisation de téflon dans cette partie de la planche, ainsi que le routage de bandes étroites de planche. La broche d'entrée, qui peut avoir une résistance de 100 mégohms à ses entrées, n'a désormais aucun contact avec les traces de PCB adjacentes. Certains poteaux en téflon sont utilisés avec un fil étamé au centre, pour des entrées de 100 à gigaohm.

Les compteurs qui mesurent les picoampères et les picovolts utilisent une telle topologie de circuit, le Téflon étant utilisé pour les exigences les plus exigeantes. Un pare-poussière séparé et un revêtement conforme empêchent la poussière et l'humidité de provoquer du bruit et / ou des erreurs de décalage.