Connexion de broche d'alimentation IC pour immunité au bruit et découplage


12

Il y a eu beaucoup de discussions sur d' autres fils de questions et réponses sur la façon de connecter les condensateurs de découplage à un circuit intégré, ce qui entraîne deux approches complètement opposées au problème:

  • (a) Placez les condensateurs de découplage aussi près que possible des broches d'alimentation du CI.
  • (b) Connectez les broches d'alimentation IC aussi près que possible des plans d'alimentation, puis placez les condensateurs de découplage aussi près que possible, mais en respectant les vias.

Figure de conception complète de PCB utilisant OrCad Capture et PCB Editor de Kraig Mitzner, montrant le placement des condensateurs via et découplant pour l'une des broches d'alimentation;  bien que les broches d'alimentation adjacentes puissent être connectées avec deux traces parallèles aux vias ou aux condensateurs de découplage pour réduire encore plus les boucles inductives pour les courants de retour

Selon [ Kraig Mitzner ], l'option (a) est préférable pour les circuits intégrés analogiques. Je vois la logique derrière cela, car l'inductance du via et le condensateur de découplage forment un filtre LC passe-bas qui éloigne le bruit des broches du CI. Mais selon [ Todd H. Hubbing ], l'option (a):

[...] semble être une bonne idée jusqu'à ce que vous appliquiez des nombres réalistes et évaluiez les compromis. En général, toute approche qui ajoute plus d'inductance (sans ajouter plus de perte) est une mauvaise idée. Les broches d'alimentation et de mise à la terre d'un appareil actif doivent généralement être connectées directement aux plans d'alimentation.

Quant à l'option (b), [ Kraig Mitzner ] (l'auteur de la figure ci-dessus) dit qu'elle est préférable pour les circuits numériques, mais il n'explique pas pourquoi. Je comprends que dans l'option (b), les boucles inductives sont aussi petites que possible; mais tout de même, ils permettent au bruit de commutation du circuit intégré de pénétrer assez facilement dans les plans d'alimentation, ce que je veux éviter.

Ces recommandations sont-elles correctes? Sur quel raisonnement exact sont-ils basés?


EDIT: considérez que le via de l'IC mène au condensateur et que les vias sont aussi courts que possible. Ils sont représentés sur la figure sous forme de longues traces uniquement à des fins d'illustration.


2
Aux basses fréquences, cela n'aura pas beaucoup d'importance, et aux hautes fréquences, des choses étranges se produisent, cependant, je préférerais l'option A dans tous les cas généraux pour une seule raison. Dans l'option B, le courant dans la trace entre le via et le condensateur passe en fait de près de zéro à un pic lors de la commutation et doit s'inverser à la fin d'une opération de commutation pour recharger le condensateur.
Trevor_G

L'autre option non illustrée ici est de placer le plan de puissance via sous le circuit intégré. Lorsque les contraintes de disposition le permettent, cela permet un placement équidistant du via et du condensateur sur la broche d'alimentation.
Polynôme

Réponses:


8

En exécutant certaines simulations de base avec des valeurs exagérées, il est évident que vous finissez par troquer la hauteur du pic par rapport à la hauteur de l'anneau.

entrez la description de l'image ici

Avec le circuit A, vous obtenez moins de pics à la broche IC Vcc et plus d'anneau, et avec le circuit B, l'inverse est vrai.

Notez le courant dans la trace vers le condensateur du circuit B, mais il s'inverse.

L'autre option que vous n'avez pas montrée est de placer le plan de puissance via sous le circuit intégré afin que les longueurs de trace soient égales. Cela vous donne le meilleur des deux mondes, comme indiqué dans le troisième graphique. Encore une fois, bien que le courant dans la ligne de plafond s'inverse.

D'après ces graphiques, je dirais que le circuit A est meilleur pour le numérique, car les bords efficients sont plus problématiques que l'ondulation, et le circuit B est meilleur pour l'analogique. En fin de compte, C est le meilleur. Mais quand il s'agit de termes comme «mieux», l'opinion entre en jeu.

En fin de compte, dans les deux cas, vous devez garder le condensateur et le via aussi près de la broche en utilisant un minimum de traces entre eux pour minimiser l'inductance de trace. Par exemple, en utilisant une combinaison pad / via serré comme indiqué dans la réponse de Peufeu.


Merci pour vos simulations et votre perspicacité. Cependant, je suis maintenant encore plus confus qu'auparavant quant à savoir si (a) ou (b) sont meilleurs pour l'analogique et le numérique respectivement. Votre raisonnement est exactement le contraire de celui de Kraig Mitzner. Aussi, je voulais demander pourquoi est-il si mauvais que le courant s'inverse. Merci encore.
andresgongora

1
Vous m'avez inspiré pour exécuter la même simulation, mais en regardant la tension au niveau du plan de puissance (j'ai ajouté une inductance supplémentaire entre le via et la source de tension dans votre circuit, et y ai mesuré). La configuration (a) a une certaine ondulation, mais elle n'est que d'environ 10 mv. La configuration (b) a une ondulation similaire, mais j'obtiens une énorme pointe de tension d'environ -0,7 V à très haute fréquence. Tu as tout à fait raison. (a) est bien meilleur pour le numérique, car il éloigne le bruit HF de la distribution de puissance. De plus, (c) qui a le moins d'inductance fonctionne mieux pour le CI, mais n'empêche pas le bruit HF d'atteindre la distribution de puissance.
andresgongora

1
Je suis d'accord avec les résultats de Trevor. L'option (a) est meilleure pour les circuits numériques.
Guill

@Guill Ignoring opcion (c), deux traces indépendantes, et en considérant seulement (a) et (b): Le résultat de Trevor implique que Mitzner et Hubbing (auteurs cités dans le Q) semblent alors se tromper, car (a) apparaît beaucoup mieux que (b); intuitivement ainsi qu'en simulation. Cependant, je crois qu'il y a beaucoup plus à cela et la raison pour laquelle ils proposent tous les deux (b) sur (a). Après tout, l'un d'eux travaille pour Orcad ... Y a-t-il une autre source vers laquelle je peux aller?
andresgongora

@Trevor_G J'ai accepté votre réponse car elle semble bien raisonnée et les simulations aident beaucoup. Je suis encore un peu confus quant à la raison pour laquelle le résultat final contredit les autres auteurs (pour moi faisant autorité). En tout cas, je vais suivre votre exemple et jouer avec des simulations pour voir ce qui se passe :) Merci
andresgongora

8

Pour une inductance la plus faible, placez le via vers le plan de masse sur le côté du capuchon plutôt qu'à la fin d'une trace maigre. Vous pouvez mettre deux vias, un de chaque côté, c'est encore mieux.

entrez la description de l'image ici

(lire la source )

Maintenant, compte tenu du circuit illustré, le circuit intégré est dans un boîtier SOP ou SSOP, ce qui signifie qu'il y a plus de 5nH d'inductance de fil de connexion et de grille de connexion à l'intérieur du boîtier. Une nH supplémentaire d'inductance de trace dans la ligne électrique n'aura pas d'importance. S'il s'agit d'une puce numérique, un découplage plan optimal sera réalisé avec les empreintes de pas à droite de l'image, et vous pouvez connecter la broche d'alimentation du CI au tampon du capuchon.

S'il s'agit d'une puce analogique sensible sur un plan numérique, l'ajout d'une résistance et / ou d'une ferrite avant le capuchon est une bien meilleure idée.


1
Imaginez alors que dans: (a) je connecte le via aussi près que possible du conducteur IC, et juste à côté du condensateur de découplage; et qu'en (b) je fais exactement la même chose mais l'inverse. Maintenant, les traces sont aussi courtes que possible comme le montre votre figure (inductance minimale). Maintenant, quelle configuration est la meilleure pour garder les avions de puissance aussi découplés que possible du bruit de commutation? C'est là que je suis vraiment confus. Merci :)
andresgongora
En utilisant notre site, vous reconnaissez avoir lu et compris notre politique liée aux cookies et notre politique de confidentialité.
Licensed under cc by-sa 3.0 with attribution required.