SRAM et tongs

J'apprends toujours, mais cette question me dérange. J'ai enfin en quelque sorte compris comment fonctionnent les tongs et comment cela est utilisé pour maintenir les registres à décalage et autres.

De la page wiki: "Chaque bit dans une SRAM est stocké sur quatre transistors"

Pourquoi quatre? SRAM est une série de verrous (ou bascules) corrects? ...... les bascules n'ont que deux transistors corrects? À moins que je ne sois confus que je pourrais être?

J'ai vu le schéma d'un Flip-Flop bien sûr (en utilisant des portes NAND et autres)? Mais les portes NAND prennent plus d'un transistor à construire, mais j'ai vu des exemples de tongs (utilisant des LEDS) avec seulement 2 transistors?

Comme vous pouvez le voir, je suis un peu confus. SRAM dit qu'il a besoin de 4 transistors pour stocker un peu ...... pourtant j'ai vu 2 transistors stocker un état (qui, je suppose, pourrait être considéré un peu), et des bascules de porte NAND (qui prennent sûrement plus de 1 transistors pour faire une porte NAND?

Cependant, je pense aux transistors à jonction bipolaire normaux, et à la lecture, il semble que "la plupart" des SRAM utilisent des transistors à effet de champ .... est-ce que cela aurait une différence dans la façon dont ils sont construits?

Vous devez séparer les transistors et les grilles.

Quatre transistors, ce n'est pas mal de stocker un peu de données. Si vous utilisiez quelques grilles, vous en auriez besoin d'au moins 8. (Une porte NAND à 2 entrées se compose de 4 transistors.) Une cellule SRAM est essentiellement deux onduleurs connectés dos à dos, de sorte qu'ils conservent le niveau de la d'autres vivants. Un onduleur se compose de 2 transistors, soit 4 au total.

En fait, il est possible d'utiliser encore moins de matériel pour stocker un peu, et c'est ce que fait la DRAM: elle stocke un peu comme niveau de tension dans un condensateur. Cela signifie que vous pouvez obtenir beaucoup plus de données dans un mm carré de DRAM que dans une SRAM. Malheureusement, la tension du condensateur fuit, de sorte que la DRAM doit être actualisée en continu.

Il existe différentes manières de créer une cellule mémoire 1 bit. Cependant, ceux mis en œuvre avec une logique active sont tous d'une manière ou d'une autre un amplificateur à rétroaction positive. Comme vous l'avez mentionné, cela peut se faire avec deux transistors et quelques résistances:

Regardez-le attentivement et vous verrez qu'il a deux états stables, Q1 activé ou Q2 activé. Cependant, il présente également un inconvénient important, à savoir qu'il consomme du courant en continu. Les résistances peuvent être assez élevées, mais il y a encore beaucoup de bits sur une puce de RAM statique moderne et les courants pour chaque bit s'additionneraient.

L'onduleur CMOS de base ne consomme pas de courant (sauf pour de petites fuites) lorsqu'il est solidement dans l'un ou l'autre état. Il s'agit d'un simple circuit à deux FET. Un PFET peut tirer haut et un NFET tirer bas. Les portes sont liées ensemble et les seuils sont fixés de sorte qu'un seul des deux transistors à effet de champ soit activé lorsque les portes sont complètement hautes ou complètement basses. Cependant, un onduleur ne fournit pas de gain positif. Cela peut être résolu en utilisant deux onduleurs dos à dos. Deux onduleurs consécutifs font un gain positif. Si les deux onduleurs sont connectés en boucle, ils ont alors deux états stables. L'un sera haut et l'autre bas, mais le circuit est stable à la fois dans les états haut-bas et bas-haut. Puisqu'un onduleur CMOS n'est que de deux FET comme décrit ci-dessus, cette cellule de mémoire est de 4 FET avec le gros avantage qu'elle ne prend pas de courant lorsqu'elle ne commute pas. Comme Steven l'a dit, quatre FET CMOS par bit n'est pas si mal que ça. Tout est un compromis.

Les portes CMOS ET nécessitent 4 transistors (le minimum) pour la porte à 2 entrées.

Vous pouvez descendre à 2 en logique résistance-transistor:

Pour les registres, il existe de nombreuses topologies mais la plus simple nécessite au moins un anneau avec deux onduleurs, donc 4 transistors plus les tampons d'écriture, soit environ 8 transistors.

La SRAM a besoin de 4 transistors dans la conception la plus petite et la plus simple (résistance-transistor, mais les résistances sont beaucoup plus grandes que les transistors en technologie MOS), 6 pour une cellule MOS complète. Vous pouvez cependant avoir une DRAM à 1 transistor, en utilisant un condensateur pour stocker la valeur; mais c'est encore une logique dynamique, et c'est la meilleure intégration possible.

Les circuits qui utilisent des transistors, des résistances et des condensateurs peuvent se débrouiller avec beaucoup moins de transistors que les circuits qui utilisent des transistors seuls. À l'époque des composants discrets, le remplacement d'un transistor par une résistance réduirait les coûts. Les résistances, cependant, sont horriblement inefficaces et, dans les implémentations de circuits intégrés, elles coûtent en réalité beaucoup plus que les transistors. De nombreuses applications qui les utiliseraient pourraient remplacer les sources actuelles, qui n'étaient pas si mauvaises en termes de coût, mais horriblement inefficaces en termes d'énergie.

Si l'on souhaite stocker un peu d'informations sans consommation d'énergie continue importante, la façon la plus compacte de le faire est d'utiliser deux onduleurs, ce qui nécessitera un minimum absolu de quatre transistors pour contenir les données. Étant donné que la conservation des informations n'est généralement utile que si l'on dispose d'un moyen de les fournir en premier lieu, une cellule SRAM ajoutera une logique supplémentaire à la cellule à quatre transistors pour permettre d'y accéder. Pour commuter les choses "proprement" sans conflit de bus, il faudrait quatre transistors supplémentaires; en pratique, il est généralement possible d'obtenir des performances acceptables à deux.