Une couche de passivation est la dernière étape, à l'exclusion de l'atmosphère. Cette couche est formée en exposant la tranche à l'oxygène à haute température (faible taux de croissance) ou à la vapeur (taux de croissance élevé). Le résultat est du dioxyde de silicium, 1 000 angstroms d'épaisseur.
Les bords du circuit intégré sont généralement protégés contre les intrusions ioniques, avec une "bague d'étanchéité" où les métaux et les implants sont effilés vers le bas pour un substrat de silicium pur. Mais fais attention; l'anneau d'étanchéité est un chemin conducteur le long du bord du circuit intégré, ce qui permet de transmettre des interférences le long du bord du circuit intégré.
Pour que les systèmes sur puce réussissent, vous devrez évaluer la rupture du joint dès le début de votre prototypage de silicium, afin de connaître la dégradation de l'isolement, les dommages au bruit de fond, causés par le bruit déterministe ouvertement conduit dans le régions sensibles du CI. Si le joint d'étanchéité injecte 2milliVolts de déchets, sur chaque bord d'horloge, pouvez-vous vous attendre à atteindre une performance de 100 nanoVolts? Oh, oui, la moyenne surmonte tous les maux.
EDIT Le délidage de certains circuits intégrés de précision adaptée modifiera les contraintes mécaniques imposées au silicium et aux nombreux transistors, résistances, condensateurs qui s'y trouvent; les changements de contraintes modifient les minuscules distorsions du silicium le long des axes cristallins et altèrent les réponses piézoélectriques, ce qui modifie de manière permanente les sources d'erreur électrique sous-jacentes dans les structures par ailleurs adaptées. Pour éviter cette erreur, certains fabricants utilisent des fonctionnalités améliorées (transistors supplémentaires, couches supplémentaires de dopage, etc.) pour ajouter des comportements de trim pendant l'utilisation; en cela, à chaque mise sous tension, le circuit intégré exécute automatiquement une séquence d'étalonnage.