Comme d'autres l'ont dit, VHDL et Verilog sont utilisés pour décrire la conception matérielle numérique. Le code est ensuite traité par un outil de "synthèse" qui génère la logique qui permettra de réaliser notre matériel décrit qui se traduit essentiellement par une netlist.
VHDL est plus populaire en Europe et Verilog est plus populaire aux États-Unis. Cependant, il est préférable de les apprendre tous les deux. Dans un emploi donné, vous n'utiliserez généralement qu'un seul d'entre eux. Cependant, vous devrez peut-être lire le code dans l'un ou l'autre.
Je suis ingénieur depuis quelques années et j'ai vu le VHDL utilisé dans tous les cas. Je suis du Royaume-Uni.
Le principal point de discorde est que, comme les conceptions sont devenues tellement complexes au fil des ans, nous avons besoin d'une nouvelle approche dans la vérification de la conception. C'est là que nous utilisons la simulation pour prouver que notre conception fonctionne comme prévu. Il s'agit de l'étape la plus critique du cycle de conception et celle où le plus de temps est consacré.
Il y a de nombreuses années, un langage appelé SystemVerilog a été créé pour ajouter de puissantes fonctionnalités à Verilog qui peuvent ensuite être utilisées pour améliorer la conception de ses capacités de vérification de conception. SystemVerilog contient Verilog, et plus encore. SystemVerilog est un langage HVL, c'est-à-dire de vérification matérielle, tandis que Verilog et VHDL sont HDL, c'est-à-dire un langage de description matérielle. Cela a rendu le VHDL plus faible pour Verilog car si l'on veut utiliser un seul langage et un seul logiciel pour écrire des conceptions complexes et les vérifier en utilisant des techniques complexes comme la génération de stimulus aléatoires contraints et les bancs d'essai basés sur des assertions, ils devraient opter pour SystemVerilog et supprimer le VHDL. Cependant, plus récemment, une méthodologie appelée OSVVM a été créée qui tire parti de VHDL-2008 pour obtenir les mêmes fonctionnalités que dans SystemVerilog mais dans VHDL.
À ce moment, vous pouvez apprendre l'un et l'autre et être en sécurité.