Qu'est-ce qui cause ce genou dans ma chute de tension de drain MOSFET?

MISE À JOUR FINALE: Comprenez une agitation de forme d'onde de commutation de MOSFET de puissance auparavant mystérieuse! @Mario a découvert la cause fondamentale ci-dessous, propre aux soi-disant périphériques VDMOS , typiques de nombreux MOSFET de puissance comme l'IRF2805.

MISE À JOUR: Trouvé un indice! :)

@PeterSmith mentionne une excellente ressource sur la compréhension des spécifications de charge de porte dans les fiches techniques MOSFET dans l'un des commentaires ci-dessous.

À la page 6, à la fin du deuxième paragraphe, il y a une référence passagère à l'idée que devient constant (cesse de varier en fonction de V D S ) lorsque v G D > 0. Il ne mentionne pas le mécanisme , mais cela m'a fait réfléchir à ce qui pourrait se passer avec v G D au genou:$C_{GD}$$V_{DS}$$v_{GD}$$v_{GD}$

Et fils de revolver, il s'avère que l'endroit où dépasse 0V.$v_{GD}$

Donc, si quelqu'un comprend ce qu'est ce mécanisme d'entraînement, je pense que ce serait la bonne réponse :)

Je fais une étude approfondie des caractéristiques de commutation MOSFET dans le cadre de mon étude des convertisseurs de commutation.

J'ai mis en place un circuit très simple comme ça:

Ce qui produit cette forme d'onde d'activation du MOSFET lors de la simulation:

Un genou apparaît dans la chute de tension de drain d'environ 20% dans le plateau Miller.

J'ai construit le circuit:

Et la portée confirme assez bien la simulation:

$C_{gd}$

Une personne plus expérimentée avec les MOSFET peut-elle m'aider à comprendre?

La pente de la tension de drain dépend de la capacité grille-drain Cgd. En cas de front descendant, le transistor doit décharger le Cgd. En plus du courant de charge de la résistance, il doit également absorber le courant qui traverse le Cgd.

Il est important de garder à l'esprit que le Cgd n'est pas un simple condensateur mais une capacité non linéaire qui dépend du point de fonctionnement. En saturation, il n'y a pas de canal du côté drain du transistor et le Cgd est dû à la capacité de chevauchement entre la grille et le drain. Dans la région linéaire, le canal s'étend du côté drain et Cgd est plus grand car maintenant la grande capacité grille à canal est présente entre grille et drain.

Lorsque le transistor fait la transition entre la saturation et la région linéaire, la valeur de Cgd change et donc également la pente de la tension de drain.

L'utilisation de LTspice Cgd peut être inspectée à l'aide de la simulation du "point de fonctionnement DC". Les résultats peuvent être consultés en utilisant le "Journal des erreurs View / Spice".

Pour un Vgs de 3,92 V, le Cgd est d'environ 1,3 npF car le Vds est élevé.

   Name:          m1
Model:      irf2805s
Id:          1.70e-02
Vgs:         3.92e+00
Vds:         6.60e+00
Vth:         3.90e+00
Gm:          1.70e+00
Gds:         0.00e+00
Cgs:         6.00e-09
Cgd:         1.29e-09
Cbody:       1.16e-09

Pour un Vgs de 4V, le Cgd est beaucoup plus grand avec environ 6,5 nF en raison des Vds inférieurs.

Name:          m1
Model:      irf2805s
Id:          5.00e-02
Vgs:         4.00e+00
Vds:         6.16e-03
Vth:         3.90e+00
Gm:          5.15e-01
Gds:         7.98e+00
Cgs:         6.00e-09
Cgd:         6.52e-09
Cbody:       3.19e-09

La variation du Cgd (étiqueté Crss) pour différents biais peut être observée dans le graphique ci-dessous tiré de la fiche technique.

L'IRF2805 est un transistor VDMOS qui présente un comportement différent pour le Cgd. Depuis Internet :

Le transistor MOSFET discret vertical à double diffusion (VDMOS) couramment utilisé dans les alimentations à découpage au niveau de la carte a un comportement qualitativement différent des modèles MOSFET monolithiques ci-dessus. En particulier, (i) la diode de corps d'un transistor VDMOS est connectée différemment aux bornes externes que la diode de substrat d'un MOSFET monolithique et (ii) la non-linéarité de la capacité grille-drain (Cgd) ne peut pas être modélisée avec la simple gradation capacitances des modèles MOSFET monolithiques. Dans un transistor VDMOS, Cgd change brusquement autour de la tension grille-drain nulle (Vgd). Lorsque Vgd est négatif, Cgd est basé physiquement sur un condensateur avec la grille comme une électrode et le drain à l'arrière de la puce comme l'autre électrode. Cette capacité est assez faible du fait de l'épaisseur de la filière non conductrice. Mais quand Vgd est positif, la puce est conductrice et Cgd est physiquement basé sur un condensateur avec l'épaisseur de l'oxyde de grille. Traditionnellement, des sous-circuits élaborés ont été utilisés pour reproduire le comportement d'un MOSFET de puissance. Un nouveau dispositif d'épices intrinsèque a été écrit qui résume ce comportement dans l'intérêt de la vitesse de calcul, de la fiabilité de la convergence et de la simplicité des modèles d'écriture. Le modèle DC est identique à un MOSFET monolithique de niveau 1, sauf que la longueur et la largeur par défaut sont égales à un, de sorte que la transconductance peut être spécifiée directement sans mise à l'échelle. Le modèle AC est le suivant. La capacité grille-source est considérée comme constante. Cela s'est avéré empiriquement être une bonne approximation pour les MOSFETS de puissance si la tension grille-source n'est pas entraînée négative. La capacité grille-drain suit la forme empirique suivante:

Pour Vgd positif, Cgd varie comme la tangente hyperbolique de Vgd. Pour Vdg négatif, Cgd varie comme l'arc tangent de Vgd. Les paramètres du modèle a, Cgdmax et Cgdmax paramètrent la capacité de drain de grille. La capacité source-drain est fournie par la capacité graduée d'une diode de corps connectée aux bornes des électrodes de drain source, à l'extérieur des résistances de source et de drain.

Dans le fichier modèle, les valeurs suivantes peuvent être trouvées

Cgdmax=6.52n Cgdmin=.45n

MISE À JOUR: Mario a obtenu la bonne réponse ci-dessus, laissant donc celle-ci juste pour un intérêt historique. Ce comportement semble avoir tout à voir avec le fait qu'il soit un VDMOS (comme le sont de nombreux MOSFET de puissance que je rassemble), ce qui pourrait expliquer pourquoi de nombreuses ressources MOSFET générales (qui ont tendance à se concentrer sur les MOSFET monolithiques) n'ont pas mentionné ce phénomène.

Ok, juste au moment où j'allais renoncer à comprendre cela, les interwebs m'ont accordé un morceau:

Il s'agit de la note d'application IXYS AN-401 , page 3.

Il n'y a aucune explication de la physique de l'appareil derrière cela, mais j'en suis assez satisfait pour l'instant. Cette courbe expliquerait bien l'inflexion que je vois.

$V_{GS}$$V_{DS}$$V_{GD}$$V_{GS} - V_{DS}$$V_{GD}=0$

Si quelqu'un a une référence ou connaît assez bien la physique pour expliquer la courbe ci-dessus, je serais très reconnaissant. Je donnerai le bon cookie de réponse à tous ceux qui peuvent :)

J'ai une question: pourquoi la pente devrait-elle être linéaire?

En fait, pendant 150 ns du plateau de Miller, la résistance du canal MOSFET passe de presque l'infini à une très petite valeur. Même si elle chute linéairement, la tension de sortie du diviseur formé par R = 100 Ohms et R DS du MOSFET n'est pas linéaire.

Et il y a une dépendance non linéaire de R DS à la charge de la porte; vous ne pouvez pas le trouver dans les fiches techniques, mais nous savons qu'il n'est pas linéaire.

Ce comportement est donc naturel.

À mon avis, vous avez une configuration de test vraiment agréable , cependant, il n'est pas bon de piloter un MOSFET de puissance à partir d'une source de 50 Ohms dans un circuit de puissance réel.