Mise à jour : la question de suivi montre mon point de vue sur la disposition des PCB résultante.
Je présente ma première carte avec un uC (j'ai une quantité raisonnable d'expérience dans l'utilisation et la programmation de systèmes embarqués, mais c'est la première fois que je fais la configuration PCB), un STM32F103, ce sera un carte à signaux mixtes utilisant à la fois les DAC internes de la STM et certains DAC externes via SPI, et je suis un peu confus quant à la mise à la terre.
Les réponses à ces questions:
- Bouchons de découplage, configuration PCB
- Recommandations concurrentes de disposition de PCB Crystal
- Disposition PCB de signal mixte pour PSoC
indiquer clairement que je devrais avoir un plan de masse local pour l'UC, connecté à la masse globale à exactement un point, et un réseau électrique local, connecté à la puissance globale près de ce même point. Voilà donc ce que je fais. Ma pile de 4 couches est alors:
- plan GND local + signaux, uC, ses capuchons de découplage de 100nF et le cristal
- GND global, sans interruption sauf pour les vias. Selon des sources telles que Henry Ott , le plan de masse n'est pas divisé, les sections numérique et analogique étant physiquement séparées.
- puissance, un plan de 3,3 V sous le circuit intégré, des traces épaisses pour les DAC externes 3,3 V, des traces plus épaisses pour la distribution des volts dans la section analogique.
- signal + bouchons de découplage 1uF
Plus loin sur la carte, les composants analogiques et les signaux se trouvent sur les couches supérieure et inférieure.
Donc les questions:
- dois-je casser le sol global sous l'UC, ou est-il bon d'avoir le plan de masse complet sous le plan local?
- Avion de puissance: j'ai l'intention d'avoir un avion de puissance uniquement sous l'UC et d'utiliser des vias pour amener l'alimentation aux bouchons de découplage et donc à l'UC sur la couche supérieure, car je ne peux pas vraiment en utiliser beaucoup ailleurs. Les DAC externes devraient être distribués en étoile, donc j'ai des pistes séparées pour eux, et le reste de la carte est volts. Cela vous semble-t-il correct?
- J'utilise à la fois l'ADC et le DAC de l'UC, et je génère une tension de référence dans la section analogique de la carte, que j'apporte à la broche Vref + de l'UC avec une piste sur le plan de puissance. Où dois-je connecter la borne Vref: masse locale, masse globale ou créer une piste distincte sur le plan de puissance en la connectant à la masse globale dans la section analogique, où la masse doit être silencieuse? Peut-être près de l'endroit où la tension de référence est générée? Notez que sur le STM32, le Vref- est distinct de la broche VSSA de masse analogique (qui, je suppose, va au plan GND local?).
Tout autre commentaire sur le design ici est bien sûr le bienvenu aussi!