Je veux concevoir un bloc de logique combinatoire à l'aide de VHDL, mais parfois le résultat synthétisé contient un verrou involontaire.
Quelles directives de codage dois-je suivre pour éviter que le synthétiseur infère des verrous?
Exemple: dans un petit segment de code, dois-je utiliser des instructions if-else?