Caractérisation des condensateurs de dérivation

Je lisais quelques articles, y compris les bouchons de découplage ainsi que cette note d'application Xilinx Power Distribution Network .

J'ai une question concernant les valeurs des condensateurs dans un système de distribution d'énergie. Malheureusement, je crois que je dois donner un peu de contexte avant de pouvoir poser cette question.

Comme indiqué dans le post du forum et dans l'application, la géométrie physique d'un condensateur dicte l'auto-inductance. En cas de découplage, le condensateur peut être modélisé comme une petite alimentation avec résistance interne, inductance et capacité. Dans le domaine fréquentiel, la vue de l'impédance interne du condensateur est un "creux" où le début (zéro) du creux est dicté par la valeur de la capacité et la fin (pôle) provient de l'inductance parasite. Le point le plus bas de l'auge est défini soit par la résistance parasite soit par la valeur la plus basse de la fréquence de résonance de la combinaison LC de la valeur condensateur / inductance parasite (celle qui produit une impédance plus élevée).

Ce qui suit est une image illustrant les caractéristiques d'un condensateur

entrez la description de l'image ici

voici l'équation de la fréquence de résonance. -Merci d'avoir attrapé cet Olin

\frac{1}{2 π \sqrt{L \times C}}

$\frac{1}{2\pi \sqrt{L \times C}}$

Par ce raisonnement, on peut choisir le condensateur de plus grande taille dans la taille de boîtier donnée, par exemple 0402, et les propriétés du pôle ne changeront pas et seul le zéro sera déplacé vers une fréquence inférieure (dans l'image, la pente descendante serait déplacé vers la gauche pour les grandes valeurs de condensateur) permettant de contourner une plus large bande passante de fréquence. Le pôle résonant qui définit la partie supérieure du condensateur doit englober tout condensateur de valeur supérieure de la même taille de boîtier.

Plus loin dans la note d'application, il y a une section intitulée "Placement du condensateur" où, comme décrit dans la réponse d'Olin, l'efficacité du condensateur ne concerne pas seulement l'inductance du capuchon, mais a également à voir avec le placement du capuchon . En termes familiers, le problème est le suivant: lorsqu'un circuit intégré commence à tirer plus de puissance, la tension commence à s'affaisser, le temps qu'il faut pour que l'affaissement soit vu par le condensateur de découplage est déterminé par la vitesse de propagation du matériau que le signal (tension chute) doit voyager, fondamentalement plus c'est mieux. Un exemple est fait dans la note d'application qui est comme suit

Condensateur à puce céramique 0,001 uF X7R, boîtier 0402 Lis = 1,6 nH (inductance théorique de l'auto-inductance parasite et de l'inductance de la carte)

La fréquence de résonance à laquelle le condensateur a l'impédance la plus faible est donnée par

F r i s = \frac{1}{2 π \sqrt{L \times C}}

$Fris = \frac{1}{2\pi \sqrt{L \times C}}$

F r i s = \frac{1}{2 π \sqrt{1.6 \times 10^{-} 9 \times 0.001 \times 10^{-} 6}} = 125.8 M H z

$Fris = \frac{1}{2\pi \sqrt{1.6\times10^-9 \times 0.001\times10^-6}} = 125.8MHz$

La période de cette fréquence est Tris

T r i s = \frac{1}{F r i s}

$Tris = \frac{1}{Fris}$

T r i s = \frac{1}{125.8 \times 10^{6}} = 7.95 n s

$Tris = \frac{1}{125.8\times10^6} = 7.95ns$

Pour qu'un condensateur soit efficace, il doit pouvoir répondre plus rapidement que la tension ne peut s'affaisser sur une broche. Si l'affaissement de tension devait se produire plus rapidement que 7,95 ns, il y aurait un certain temps entre le creux de la broche et la capacité des condensateurs à répondre à ce creux se manifestant par des pointes de tension, il est possible que la tension baisse jusqu'à un point de brunissement, ou réinitialiser. Pour que le condensateur reste efficace, le changement de tension doit se produire à un rythme plus lent que certaines fractions de la période de résonance (Tris). Pour quantifier cette déclaration, un temps de réponse effectif accepté d'un condensateur est de 1 / 40e de la fréquence de résonance, donc la fréquence effective de ce condensateur est vraiment

E f f e c t i v e F r i s = \frac{125.8 \times 10^{6}}{40} = 3.145 M H z

$Effective Fris = \frac{125.8\times10^6}{40} = 3.145MHz$

ou le condensateur sera en mesure de couvrir une baisse qui se produit sur une période de .318uS.

E f f e c t i v e T r i s = \frac{1}{3.145 \times 10^{6}} = .318 u s

$Effective Tris = \frac{1}{3.145\times10^6} = .318us$

Malheureusement, un condensateur ne peut généralement pas être placé au-dessus d'une broche, il y a donc un autre retard apporté par le matériau qui compose le PCB. Ce retard peut être modélisé comme une vitesse de propagation du matériau. Dans l'application, la vitesse de propagation d'un diélectrique FR4 standard est de 166ps par pouce.

En utilisant la période de résonance effective (Tris) par le haut et la vitesse de propagation du matériau, nous pouvons trouver la distance à laquelle le condensateur reste efficace au Fris effectif.

D i s t a n c e (x) = \frac{t i m e (t)}{s p e e d (\frac{t}{x})}

$Distance(x) = \frac{time(t)}{speed(\frac{t}{x})}$

D i s t a n c e (x) = \frac{.318 \times 10^{-} 6}{1.66 \times 10^{-} 12} = 1.20 i n

$Distance(x) = \frac{.318\times10^-6}{1.66\times10^-12} = 1.20in$ ou environ

Enfin je peux poser ma question!

Étant donné que la taille du boîtier est la partie du capuchon qui atténue le pôle ou la limite supérieure de l'impédance de l'alimentation modélisée, cela ne devrait pas avoir d'importance si j'utilisais un boîtier de capuchon de 0,001 uF 0402 ou un condensateur de 0,47 uF Paquet 0402. Une meilleure méthode pour déterminer le Fris du capuchon est de trouver la fréquence à laquelle la résistance interne ou la capacité effective coupe le pôle (selon le point le plus élevé). Est-ce correct? ou y a-t-il un autre facteur que je n'ai pas pris en considération?

capacitor frequency decoupling-capacitor

— Dave
source

Hou la la! Et puis disons que nous plaçons juste un plafond de 100nF :-)

— Federico Russo

Votre calcul de la fréquence de résonance n'a pas de racine carrée. Il doit être F = 1 / (2 Pi sqrt (LC)).

— Olin Lathrop

La taille est importante. Le cap 1nF peut ne pas contenir suffisamment d'énergie pour combler le creux. Vous devrez savoir quel type de courant provoque le creux et sa durée.

— stevenvh

@Olin Lathrop. Merci! Eh bien, la réputation me bat à nouveau, je ne peux pas éditer le message sans 10 ... si j'y arrive, je le réparerai.

— Dave

@Dave: "un temps de réponse effectif accepté d'un condensateur est de 1 / 40ème de la période de résonance", mais ensuite vous divisez la fréquence par 40. Diviser la période = multiplier la fréquence.

— Federico Russo

Mon livre d'électronique préféré est " High Speed Digital Design: A Handbook Of Black Magic ". Je recommande fortement ce livre. Cela semble cher, mais cela en vaut vraiment la peine. Ce livre contient 12 pages sur le choix d'un capuchon de dérivation! L'auteur, Howard Johnson, enseigne également certaines classes avec des bouchons de découplage comme l'un des sujets.

Certaines choses importantes que j'ai apprises au fil des ans, et qui ont été confirmées par ce livre, c'est que les «pratiques standard» avec les bouchons de découplage sont presque toujours erronées et qu'il y a plus d'art que de science quand il s'agit de les choisir et de les acheminer. .

Il y a beaucoup de calculs que vous pouvez faire concernant les bouchons de découplage, mais la plupart d'entre eux ne sont pas précis en raison de nombreuses choses. Les bouchons eux-mêmes varient énormément (en particulier les bouchons diélectriques supérieurs comme le X7R). La disposition du PCB change considérablement les choses (et vous devrez penser en 3D pour celui-ci). La température et la tension changeront le comportement des bouchons. Un seul capuchon se comportera à la fois comme un «capuchon de lissage d'alimentation» et un «capuchon de dérivation de retour de signal CA». Etc.

Ce que Johnson a fait, c'est après de nombreuses expérimentations, comprendre que l'inductance est le facteur le plus important et qu'elle submerge presque toutes les autres considérations. Ainsi, lors de la sélection et de la mise en place de bouchons de découplage, vous devez utiliser un grand nombre de petites bouchons physiquement, avec la valeur pratique la plus élevée, et les acheminer de sorte que l'inductance totale soit aussi faible que possible.

L'idéal serait d'utiliser beaucoup de bouchons de 0,1 uF dans un boîtier 0402. Placez-les sous la puce à l'arrière du PCB. Le capuchon doit être acheminé comme dans l'image ci-dessous. Et les vias vont directement aux plans d'alimentation / de masse (pas aux broches d'alimentation de la puce, car cela augmenterait généralement l'inductance). Si vous placez le capuchon sous la puce, vous pouvez parfois partager le même via sans aucun problème.

disposition appropriée du capuchon de découplage

La raison pour laquelle un plafond de 0,1 uF a été choisi est qu'il est le plus pratique dans un boîtier 0402. La raison pour laquelle le 0402 a été choisi est qu'il s'agit de la taille pratique la plus petite et que vous souhaitez en utiliser beaucoup pour obtenir l'ESL / ESR efficace. Bien sûr, tous les paris sont désactivés si vous avez un PCB à 2 couches sans alimentation ni plans de masse.

Je ne veux pas minimiser l'utilisation des mathématiques, c'est important, mais la complexité du découplage de l'alimentation et des chemins de retour CA rend souvent les mathématiques moins pratiques dans le monde réel. Dans le monde réel, une «règle d'or» aide vraiment. Parmi les nombreuses règles de base pour ce sujet, seul Howard Johnson a prouvé que les autres règles ne fonctionnent pas et a fourni cette meilleure règle. Mon expérimentation et mes expériences ont montré que cela était vrai.

Oui, les équations sont importantes tant que vous vous souvenez de multiplier par zéro et d'ajouter la quantité appropriée à la fin.

— Olin Lathrop

@Olin Lathrop Doh! J'ai DIVISÉ par zéro, pas MULTIPLIÉ. Voilà pourquoi cela n'a jamais fonctionné pour moi!

Les bouchons de dérivation servent à la fois à minimiser les creux locaux dans le VDD-VSS et à minimiser les surtensions dans le courant d'alimentation principal. À condition que VDD-VSS ne plonge pas au point de causer des problèmes, de nouvelles réductions des surtensions de courant d'alimentation sont susceptibles d'être plus utiles que les réductions des creux de VDD-VSS (car la première cause des interférences électromagnétiques). Je m'attendrais à ce qu'avoir le bouchon de dérivation entre le plan de masse et les fils d'alimentation de la puce soit optimal pour la réduction EMI; Serais-tu d'accord avec ça?

— supercat

@supercat je n'ai pas suivi complètement. Les capuchons directement sur les broches d'alimentation / gnd réduiront les EMI liés à l'alimentation, mais augmenteront les EMI en raison de la zone de boucle accrue des signaux ainsi que de leur chemin de retour. Si je dois choisir entre des bouchons sur les broches ou des bouchons avec des vias pour les avions, j'irais avec des vias pour les avions. Si vous mettez des bouchons à l'arrière du PCB, il est possible d'avoir votre gâteau et de le manger aussi. Si je ne peux pas faire cela, je ferais autant de "routage créatif" que possible pour faire les deux - essentiellement un compromis, probablement en ayant plus de bouchons et en les mettant partout où je peux en installer un.

@David Kessner: Ma pensée serait que si le capuchon est entre l'alimentation et la puce, alors le dI / dt de l'alimentation sera limité par la quantité que la tension du capuchon de dérivation s'affaisse. Sinon, si par exemple l'inductance entre les broches et l'alimentation est 10x celle de l'inductance entre les broches et le capuchon, alors 10% de toute pointe de courant sera transmis à l'alimentation. Ma pensée est-elle erronée?

— supercat