Fusion / concaténation de bus dans Altium Designer

Dans Altium Designer 14.3, j'essaie de fusionner deux bus 16 bits en un bus 32 bits, l'un des bus d'entrée devenant les 16 bits inférieurs et l'autre les 16 bits supérieurs du bus de sortie. Ci-dessous est une image si ma méthode a tenté.

Lorsque je tente de compiler le document que je reçois l'erreur suivante: Duplicate Net Names Bus Slice \Y[31..0]. Je comprends comment Altium pense que j'essaie de redéfinir le \Yréseau, mais je ne vois pas de meilleure façon de fusionner les deux bus, à part briser toutes les broches des deux bus séparés et les fusionner. C'est ainsi que je ferais la conception s'il s'agissait d'un schéma FPGA HDL.

Comment dois-je procéder?

J'ai rencontré le même problème et je l'ai résolu en modifiant le nom de réseau local dans la sous-feuille afin qu'il ne corresponde pas au nom du port. Voici un exemple de ce que j'ai fait: