Comment les lignes de croisement sont-elles mises en œuvre sur les micropuces?

8

J'ai toujours imaginé que la fabrication de puces photolithographiques était un processus de création de couches 2D sans superposition, créant ainsi un problème topologique pour les circuits lorsque vous avez du ou , ce qui serait certainement le cas pour tout non-trivial conception. $K_{3,3}$ $K_5$

Et il y a des articles qui parlent de la production de puces "3D" avec plusieurs couches pour économiser de l'espace, ajoutant ainsi à la confusion.

Oui, c'est triste, mais c'est ce que j'ai appris à l'école, un tas d'énigmes mystérieuses. Il n'est pas étonnant que les gens commencent des théories du complot sur les extraterrestres qui nous fournissent ces technologies.

Alors, comment pouvons-nous construire des processeurs et des puces complexes en utilisant simplement une topologie 2D?

integrated-circuit microchip

— Archimedix
source

Plus d' images des couches métalliques . FWIW, on nous a enseigné les multiples couches métalliques, et ma majeure n'était même pas en électronique.

— Roman Starkov

9

Il se trouve qu'il ya des couches, mais les gens sauter parfois ceux quand on parle de la façon dont fonctionne une puce électronique.

Le processus qui introduit des couches est appelé Fin de ligne arrière ou BEOL .

Cela fonctionne essentiellement comme ceci:

Créer la couche de puces 2D en utilisant la photolithographie
Appliquer une couche isolante
Percez des trous dans cette couche
Appliquez une couche conductrice, remplissant également les trous créés et créez des circuits ou des interconnexions
Répétez ces étapes aussi souvent que nécessaire et votre processus de fabrication et peut-être d'autres considérations telles que la conception thermique permettent

— Archimedix
source

"Ou comme démonter un chat pour voir comment il peut être vivant." : D

— Doombot

1

Pensez à supprimer le snarkyness de votre réponse. Ce serait mieux sans le snarkyness. Dans mon diplôme, nous avons certainement couvert la fabrication des puces, votre propre expérience diffère clairement.

— Lyndon White

6

Il y a toujours eu au moins deux couches conductrices sur des puces qui peuvent être utilisées pour acheminer des signaux - le silicium lui-même et au moins une couche métallique.

Dans les premiers processus de fabrication qui n'avaient qu'une seule couche de métal, des "cavaliers" qui permettent aux signaux de traverser pouvaient être créés soit en diffusant ou en implantant un chemin conducteur dans le silicium en vrac, soit en créant un chemin dans le "poly" (silicium polycristallin ) couche qui a été utilisée pour les portes MOSFET dans certains processus. Des vias (trous) dans la couche isolante d'oxyde de silicium ont permis au courant de circuler entre les couches si nécessaire.

Les puces modernes, en particulier les puces logiques haute densité et haute performance, ont de nombreuses couches de métal et d'oxyde - 6 ou 8 ou plus, similaires à un PCB multicouche.

— Dave Tweed
source

5

Voici SEM (micrograp d'électrons à balayage) montrant une coupe transversale sur la largeur d'un couple de transistors.

Les étiquettes sur le côté droit indiquent la fonction / position dans la pile. Les étiquettes sur le côté gauche sont des matériaux.

La structure verticale noire reliant la grille à la 1ère couche métallique est appelée contact. Il est composé d'une couche de germe de titane, d'une couche barrière en TiN et d'un bouchon en tungstène.

Les intercouches entre M!, M2, M3 et M4 ne sont pas affichées.

En prime, il y a quelque chose de très inhabituel dans cette structure. quelqu'un peut-il dire ce que c'est? répondre dans les commentaires.

— espace réservé
source

Eh bien, l'isolement des tranchées peut être considéré comme très inhabituel pour certains d'entre nous. D'autres, probablement pas :-P

— user49628

Remarque pour tous ceux qui recherchent: il s'agit d'une technologie de fabrication assez ancienne - probablement de 10 à 15 ans environ. Les bouchons en aluminium métal et tungstène n'ont pas été utilisés dans la plupart des nouvelles fabrications depuis des années. Dans un processus actuel, attendez-vous à voir du cuivre pour les couches métalliques et les connexions inter-couches.

— Jerry Coffin du

@JerryCoffin qui est correct

— espace réservé

@JerryCoffin La transition s'est produite autour du nœud de 130 nm et a varié selon l'entreprise / le processus. Cela étant dit, il existe encore pas mal de fabs qui exécutent ces processus pour les MEM, les capteurs, l'automobile et la haute tension. Ce n'est donc pas obsolète. Tout simplement pas ce qui est utilisé pour les SOC, les processeurs et la mémoire.

— espace réservé